基于單片機和FPGA的頻率特,tt測試儀

2 設計方案
該系統設計采用掃頻測試法。設頻率響應為H(jω)，實系數線性時，不變系統在正弦信號x(n)=Acos(ω0n+ψ)的激勵下的穩態輸出為y(n)。利用三角恒等式，將輸入x(n)表示為兩個復數指數函數之和：

若輸入為exp(jω0n)，線性時不變系統穩態輸出為H(exp(jω0n))exp(jω0n)。根據線性性質可知，輸入g(n)的響應v(n)為：

同理，輸入g*(n)的輸出為v*(n)是v(n)的復數共軛。于是輸出y(n)的表達式：

由上可知，當系統在正弦信號的激勵下，輸出響應達到穩態，這是與輸入激勵信號頻率相同的正弦波，響應信號與激勵信號幅值比為該頻率的幅頻響應值，而兩者的相位差為相頻特性值。因此采用掃頻法測量頻率特性。
以單片機和FPGA為核心，利用FPGA通過DDS合成得到且頻率由單片機控制的正弦波作為掃頻信號，將其輸入至待測網絡，由峰值檢波電路分別測量各掃頻信號對應的輸入網絡信號和輸出網絡信號，并由其比例關系求得待測網絡的幅頻特性。測量幅度的同時FPGA利用計數法測量出代表進出網絡信號的相位差的脈沖數，然后送入單片機得到對應頻率點的相角。將各頻點得到的幅度特性和相位特性存入FPGA內部的RAM中，并結合鋸齒波顯示在示波器上。同時，LCD還顯示掃描頻率的初始值、終止值和步進值。定點測量時，LCD顯示單個頻率點的幅度和相位。該系統設計框圖如圖1所示。

3 硬件電路設計
3．1 信號產生模塊
利用FPGA內部的DDS信號輸出掃頻信號經D／A轉換器形成正弦信號。D／A轉換器選用DAC0800。DAC0800具有8位分辨率，輸出電流建立時間為100 ns，8位的位寬，工作電壓范圍為±4．5~±18 V。因此，經DAC0800所形成的正弦信號有256個取樣值，完全能滿足系統精度要求。輸出正弦信號的最高頻率為200 kHz，100 ns的速率也滿足系統要求。由于DAC0800只具有從數字量到模擬電流輸出量轉換功能，因此．需增加運算放大器實現I―V轉換，其轉換電路如圖2所示。DDS信號輸出需要加低通濾波器來平滑濾波，以減少信號的諧波分量。

3．2 峰值檢波電路
峰值檢測原理是當輸入電壓通過正半周時，檢波管導通，電容C充電，選取適當電容值，使其電容放電速度大于充電速度，這樣，電容兩端的電壓可以保持在最大電壓處，該電壓通過由運算放大器構成的射隨器(高阻隔離)輸出電壓峰值。這里運算放大器選用LF356，其輸入失調電壓和輸入失調電流較小，輸入阻抗大，可以很好隔離前后級。峰值檢波電路如圖3所示。