基于Camera Link接口的圖像跟蹤系統的設計

　　這28 b數據中包括3個數據端口：A口(8 b)、B口(8 b)、C口(8 b)，和4個視頻控制信號FVAL(幀有效)、DVAL(數據有效)、LVAL(行有效)、SPARE(空，暫時未用)。至于經過Camera Link芯片轉換后的時鐘信號，則是整個相機的同步驅動信號，所有的數據和視頻控制信號都是和該時鐘信號同步的，相機的時序圖見圖3。

　　相機可以配置成8 b或10 b的輸出位寬，40 MHz像素時鐘或80 MHz像素時鐘，2×40 MHz或2×80 MHz的數據輸出速率。關于Camera Link的采集數據的邏輯代碼，關鍵之處在于產生存儲器的地址信號、存儲器寫信號以及在對應的地址處將數據穩定地寫進存儲器。我們用像素時鐘產生列地址計數器，行同步信號產生行地址計數器，二者拼接產生存儲器的地址信號。這樣產生的有效地址雖然不連續，但意義明確，而且有利于顯示部分的隔行隔列顯示。對于 8 b的數據，可將4個有效數據拼接成32 b后再存儲，這樣可以降低FPGA讀寫存儲器的速度。

　　2.2 基于FPGA的圖像預處理單元

　　針對圖像預處理階段運算結構比較簡單的特點，用FPGA進行硬件實現無疑是理想的選擇，這樣同時兼顧了速度和靈活性，大大減輕了DSP的負擔。這里采用的預處理算法主要是中值濾波，中值濾波器是一種非線性濾波器，與均值濾波器和類似其他形式的濾波器相比，中值濾波器具有能夠徹底濾除尖波干擾噪聲同時又能夠較好地保護目標圖像邊緣等優點。中值濾波的具體實現過程一般為：

　　(1)選擇一個n×n的滑動窗口(通常為3×3或者5×5)，使其沿圖像數據的行或者列方向逐像素滑動(通常為從左至右，從上到下逐行移動)。

　　(2)每次滑動后，對窗口內的像素灰度值進行排序，用排序所得的中間值代替窗口中心位置像素的灰度值。

　　用硬件實現二維中值濾波，很重要的一點是能可靠地存儲實時圖像數據，并且使延時最短。在存儲n-1行圖像數據后便開始處理，其中n為窗口大小，在本設計中，選用3*3窗口的中值濾波器，即n=3。這樣設計的好處是，FPGA可以以串行流水方式實現該模塊，節省了許多時間，為實時處理創造了有利條件。

　　為了盡量節約資源，充分利用硬件設計中的“模塊復用”原則，需設計1個移位寄存器、1個dq寄存器、1個二值比較器，然后在像素時鐘的驅動下，首先調用移位寄存和dq寄存器產生窗口數據，然后對3×3模板里的數據多次調用dq寄存器和2值比較器進行冒泡排序輸出中間值。中值濾波模塊示意圖見圖4。

　　2.3 基于DSP的圖像處理單元

　　TI公司的TMS320C6414芯片是一款高性能定點DSP處理器，其主頻可以高達720 MHz，片內具有豐富的RAM資源，同時通過EMIFA和EMIFB口可以擴展很多存儲芯片。這里主要擴展的是程序FLASH芯片，用于存放固化的程序代碼。

　　前面已經說明了FPGA如何控制SRAM讀寫邏輯的，DSP的主要工作是響應FPGA發出的中斷信號，讀取圖像數據進行處理，雖然每一幀讀取的實際的 SRAM不同，但是通過FPGA的映射后，對于DSP來說，SRAM始終在DSP片外的一端固定地址范圍內。DSP響應中斷的流程圖見圖5。