新聞中心

        EEPW首頁 > 消費電子 > 設計應用 > 雙DSP的多路視頻監控系統設計

        雙DSP的多路視頻監控系統設計

        作者: 時間:2011-03-11 來源:網絡 收藏

        d.JPG
        3.5 存儲空間擴展
        DM642采用存儲映射的方式來組織存儲空間,其中二級緩存映射在0x00000000~0x0003FFFF(共256 KB),外部存儲器空間映射在0x80000 000以后的地址空間中。外部存儲空間又分為4個可獨立尋址的空間,自地址0x80000000其各占256 MB,每個存儲空間對應一個CE空間控制寄存器,通過寄存器設置每一個空間的存儲器類型。
        DM642通過EMIF(External Memory Interface)存儲器接口訪問片外存儲器,它集成了數組總線、地址總線、異步控制總線及SDRAM、SBS-RAM控制總線,支持SDRAM、SBSRAM、Flash等存儲器無縫接口。將空間配置成64位寬度,只用于SDRAM內存的映射;空間配置成8位數據寬度,用于Flash存儲空間擴展;、本中未使用,留作將來擴展使用。
        3.5.1 SDRAM接口
        DM642的EMIF接口擁有SDRAM控制器接口,可以實現與SDRAM芯片的無縫連接。將子空間配置為64位的SDRAM接口,將兩片4M×32位的SDRAM拓展成4M×64位,在子空間的具體地址定位為0x80000000~0x81FFFFFF。SDRAM采用Hynix公司的HY57V283220芯片。它具有4個物理Bank,每個Bank的空間為1M×32位,刷新周期為64 ms,可以連續或者交錯突發讀寫1、2、4、8或整頁數據。SDRAM的工作時鐘由的ECLK-OUT1提供,可由AEA19和AEA20引腳配置為EMIF的CPU時鐘的1/4或1/6。SDRAM主要用來存儲大量的圖像數據。每片需要2片SDRAM,2片就需要4片SDRAM。SDRAM擴展原理圖略一編者注。
        3.5.2 Flash接口
        DM642的外部存儲器接口還提供了異步接口,用于與多種存儲器和可編程外部設備接口,如SDRAM、E2PROM和Flash存儲器,同時也包括FPGA、CPLD等。系統為每個DSP都配置了一片4M×8位的Flash,用于固化程序和初始化數據。系統上電或者復位后,從Flash的0x00000000處開始加載程序和數據到SDRAM空間。DSP將EMIF的空間配置為8位異步靜態存儲器Flash接口。Flash選用90 ns的AM29LV320DT,擁有22根地址線。由于DM642的外部地址總線只有A[22:3],所以子空間的最大尋址范圍為1M×8位。CE1子空間除了分配給Flash空間外,還分配給狀態/控制寄存器等資源使用,Flash只占據CE1子空間的一半尋址空間,最大可尋址范圍為512K×8位,而Flash的容量為4M×8位。為了訪問整個Flash空間,需將Flash進行分頁,每頁為512 KB,共分8頁,頁地址PA20、PA19、PA18及Flash片選信號都是來自CPLD。Flash接口電路略——編者注。

        4 PCB電路設計
        DM642的內核時鐘達到720 MHz,SDRAM總線速度達到133 MHz,系統屬于高速信號電路。為了保證系統正常工作,需要考慮傳輸線效應、信號完整性、電源完整性及電磁兼容性等問題,利用高速電路布線知識設計阻抗匹配及層疊結構,并保證良好的供電系統。
        首先,一個良好的疊層設計是保證系統的信號完整性及電源完整性的關鍵,同時良好的疊層結構設計也有助于電路的布通。本系統中采用8層電路結構,這8層板分層結構為信號層1一地層一信號層2一電源層一地層一信號層3一地層一信號層4,其中信號層1和信號層4分別為Top層和Bottom層。這樣的疊層設計使得電源層和地層緊鄰,可以保證系統電源的完整性設計;同時,處于信號層之間的地層將4個信號層有效地隔離開,使得信號層之間信號線間的串擾達到最小,以保證信號的回流路徑,從而保證系統的信號完整性。
        其次,對于系統中的高速總線信號必須進行阻抗匹配,從而減少信號反射及信號的過沖。常見的匹配網絡有串行端接及AC并行端接,考慮到PCB布線空間的影響,總線信號一般采用電阻串行端接的方式,而模擬信號線則采用AC并行端接的方式。在系統設計階段,可以基于IBIS模型利用HyperLynx仿真軟件進行布線前仿真,確定阻抗匹配網路及布線寬度。總線系統采用33 Ω的串行端接,而模擬信號線采用75 Ω的AC并行端接網絡。
        最后,對系統的電源平面和地進行分割,并有效地旁路地和電源上的反彈噪聲,在合適的地方增加去耦電容。去耦電容的分布應該盡量靠近去耦芯片,同時盡量在每個電源引腳上均勻分布一個電容。
        由于系統是高速信號處理系統,因此在布線前可以利用HyperLynx進行布線前仿真,特別是對系統中的存儲模塊及網絡差分模塊進行仿真,確定阻抗匹配網路及布線寬度。在布線完成之后還可以進行布線后仿真,確保系統的信號完整性及減小系統的電磁輻射干擾。

        結語
        本系統利用TI公司的專用處理芯片TMS320DM642完成雙DSP多路視頻設計。與傳統的多路視頻相比,采用雙DSP的多路視頻設計簡單,開發成本低,可廣泛應用于煤炭、鋼鐵等工業現場監控的領域。


        上一頁 1 2 3 下一頁

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 工布江达县| 宁陕县| 措勤县| 东阳市| 涿鹿县| 治县。| 潼关县| 响水县| 宣威市| 平乡县| 西丰县| 剑阁县| 潼关县| 巧家县| 陕西省| 商南县| 二连浩特市| 昌乐县| 鹿邑县| 玉环县| 建宁县| 繁昌县| 永昌县| 乡城县| 南昌市| 页游| 淅川县| 永吉县| 夏河县| 靖安县| 汉沽区| 巢湖市| 开远市| 辽阳县| 桂阳县| 云安县| 资阳市| 河池市| 巧家县| 泸溪县| 陆丰市|