基于FPGA的智能儀器遠程控制系統設計
加入技術交流群
3 仿真結果
FPGA采用的系統時鐘頻率為50 MHz，仿真工具為Modelsim SE 6．5a，仿真用數據為連續的8 b數據。仿真結果如圖4所示。本文引用地址：http://www.104case.com/article/162169.htm
圖4為FPGA讀USB內部FIFO的仿真結果，DATA為模擬從USB口接到的數據，該數據已存在于USB芯片的FIFO中。FIFODATA為FPGA接到的數據，由上可以看出，FPGA可以將USB接受到的數據解析出來。
圖5為RS 232與FPGA接口部分仿真結果。可以看出，由RS 232接收串行數據RXD已經轉換為并行數據din。程序中是在一個有效字節結束后將其存入FIFO中，由圖可以驗證。圖6頂層模塊仿真圖，為了驗證由FPGA發出的數據能正確的接受到，先由FPGA內部發數據，然后通過RS 232的TXD端口發出，讓RXD與TXD相連再接收，可以看出發出的數據可以被正確的接收回來并傳向USB接口，說明時序正確。同理可以驗證USB端的收發時序。
4 結語
本文采用FPGA實現了USB與RS 232間的接口轉換及數據處理的功能。設計中先入先出存儲器的運用解決了數據的緩存的和速率匹配問題，有限狀態機的運用使得程序設計更加清晰可靠。該設計將復雜的信號運算集中在FPGA中完成，利用FPGA獨特的并行處理能力，減小上位機工作量的同時，提高了系統運行速度。
評論