基于軟件無線電思想的數字通信終端接口電路設計與實現

3．2 ADC的電路
　　雖然話音信號的帶寬是位于中頻部分（20kHz～200kHz），相對較寬（200kHz），但其中夾雜著大量的帶內噪聲，因此必須使用一個高速ADC（根據那奎斯特第一采樣定理，該ADC的采樣速率必須達到500ksps，同時為了提供一定的冗余量，本系統選取的ADC芯片的最高輸出采樣速率也應達到1．2Msps）來將模擬信號轉換為數字信號。另外，片內采用Σ－Δ調制的ADC也能對帶內噪聲起到良好的抑制作用，這種擬制主要通過對帶內噪聲整形及片內濾波器來實現，所以，高速采樣Σ－Δ調制ADC是本系統的首選。
　　系統中的高速ADC可選擇分辨率為16位的Σ－ΔADC芯片AD7723。該器件的過采樣率有32／16×Fs可供選擇（本系統采用32×Fs的過采樣率）。它采用單＋5V電源，片內參考為2．5V；并具有并行輸出和串行輸出兩種方式，在輸出字速率達1．2MHz的情況下，其輸入信號的帶寬可達 460kHz，同時能向DSP（TMS320VC5410）的McBSP提供時鐘信號、幀同步信號和數據流信號，因此，該高速ADC能夠和DSP組成高速數據采集系統。圖5是其電路連接圖。
3．3 DAC電路
　　高速DAC可選用分辨率為12位的LTC7543，該芯片的信號轉換穩定時間（settling time）典型值為0．25μs，最大值為1μs。LTC7543采用＋5V單電源供電并具有和DSP（TMS320VC5410）的McBSP相兼容的時鐘信號、幀同步信號和數據流信號輸入引腳，輸出信號可采用雙極性輸出，也可以采用單極性輸出（本系統采用前者）。LTC7543的外圍電路比較簡單，圖 6是其電路連接圖，它由兩個寬帶運放，一個外部參考電壓，一個電源濾波電容，一個輸出濾波電容和若干電阻組成。　　

3．4晶振電路
　　晶振電路選用的主要器件如圖7所示，該電路包括32MHz的有源晶體振蕩器、74HC393二進制分頻器和74HC08邏輯與門。其中 74HC393用來產生高速ADC的時鐘輸入信號和幀同步信號；74HC08用來調整幀同步信號的脈寬，以使其與時鐘信號的脈寬大小一致。

4結束語
以上所選的主要器件組成的電路均已做成PCB（印刷電路板），并通過信號測試。測試結果表明：窄帶帶通濾波器（N＿BPF1、N＿BPF2）的阻帶衰減為 40dB；寬帶帶通濾波器（B＿BPF1、B＿BPF2）的阻帶衰減為60dB；同時通過高速ADC完全可以實現對500kHz模擬信號的采樣、量化和編碼。