短波通信中實現時延的設計方法

　　短波信道模擬器系統中常采用軟件無線電思想實現。軟件無線電的宗旨就是盡可能地簡化射頻模擬前端，使A／D轉換盡可能地靠近天線去完成模擬信號的數字化，而且數字化后的信號要盡可能多地用軟件進行處理，實現各種功能和指標。軟件部分主要用DSP芯片來進行處理信號。根據軟件無線電的知識，可以使用內插來完成精確性時延部分的工作，但為了避免插值后數據量的大增，導致DSP處理的負荷量過重，之后就得考慮數據的抽取操作用以減少處理的數據量。在上部分中，可以得出內插和抽取過程都需要一濾波器進行濾波，避免內插帶來的高頻鏡像和抽取帶來的頻譜混疊?？梢圆捎脙炔搴统槿〗M合的辦法來解決內插所導致的數據量大增問題，并保證小尺寸時延的精度。但必須內插在前，抽取在后，以確保其中間序列的基帶譜寬度不小于原始輸入序列譜或輸出序列譜的基帶頻譜寬度，否則將會引起信號失真。這里采取的是D倍內插再D倍抽取以實現級聯來滿足要求。但是由于他們級聯的D倍內插濾波器和D倍抽取濾波器工作在相同的采樣率Dfs下，所以他們可以以一個組合濾波器來代替。圖3是基于內插和抽取技術的時延器結構。

　　輸入信號x(n)的抽樣速率為fs，為實現延遲L／D個樣點間隔，首先將x(n)的抽樣速率增加到原來的D倍(即在x(n)的二個樣點間插入D-1個零)，速率提高后的V(n)序列經低通濾波器濾波，低通濾波器的作用是濾除間隔為原抽樣頻率重復出現的成分。V(n)是x(n)內插后的序列，其抽樣速率為Dfs，u(n)在高抽樣率上延遲L個樣點后得ω(n)，最后在ω(n)序列中，每D個樣點保留一個即得到y(n)。y(n)是x(n)延遲了(L／D)T的序列，這里T=1／fs是原序列的抽樣周期。在得出u(n)的過程中，經過的低通濾波器是FIR濾波器，V(n)序列經低通濾波器濾波時是利用產生的，但V(n)是通過x(n)的兩樣m=0點插零得到，也就是說在進行卷積運算時，將會有許多項是零乘以濾波系數的情況。根據規律可以得出，濾波系數每隔D個再相互與x(n)中相鄰數據相乘加得到。結合數字濾波器H(z)的多相濾波結構的知識，多相濾波器是由D個子濾波器構成的。各個子濾波器參數如下，其中N／D=Q，N為濾波器長度，Q為整數，令K=Q-1：

　　在上面各子濾波器參數組中，相鄰濾波參數都相隔D個，也將是輸入信號x(n)依次通過各子濾波器后產生新的信號u(n)，此時的抽樣周期TD=1／Dfs，即x(n)通過相鄰子濾波器后產生的輸出信號間的抽樣時間是一個抽樣周期1／Dfs。那么，x(n)依次通過子濾波器參數組中相距L相應的子濾波器時產生的輸出信號間抽樣時間是L／Dfs。這樣就能夠產生L個延遲樣點時間。最后再采取數據抽取工作。抽取工作其實可以采取對未被抽取的輸出信號相對應的數據進行內插濾波操作，而不對抽取的輸出信號相對應的數據進行內插濾波操作。這樣可讓DSP減少許多運算操作，節省DSP實現時延過程的執行時間，能夠保證信號數據的準確性。選用的DSP芯片是TI公司的TMS320C6416，主頻可以達到1 GHz，運算速度已達到8 000 MIPS，為32 b定點數字信號處理器。根據輸入信號x(n)的頻譜分析可得出最高頻率fmax(fmax≤fs／2)，其中利用．Matlab或者SystemView軟件設計一個低通濾波器，得出濾波系數。

　　設定一個輸入信號x(n)包含f1=6．25 MHz和f2=10 MHz的信號，采樣頻率fs=25 MHz，要使信號多徑時延精度達到1 ns，就要選擇內插倍數為40倍。設計一個最高頻率10 MHz的低通濾波器，得出含濾波器長度N=800的濾波器系數。將這些系數分為40個子濾波器參數組，每組中含有20個濾波系數，分別依次取子濾波器參數組組名為Group1，Group2，…，Group40。當信號需要延時5 ns時，通過內插后則需要5個采樣樣點延遲時間，然后再進行抽取實現。在DSP中算法的實現，是將包含f1=6．25 MHz和f2=10 MHz輸入信號通過相對應的Group5子濾波器進行FIR卷積。在DSP系統的硬件仿真結果中可以得出輸入輸出信號時域波形圖及其頻譜圖。圖4是輸入、輸出信號時域波形比較圖。

　　從圖4可以看出，在輸入信號x(n)經過40倍內插濾波器濾波，并進行40倍抽取實現后的輸出信號與輸入信號有著相同的時域波形，并且輸出信號時域波形相對輸入信號時域波形出現了相應的延時。

　　圖5為輸入、輸出信號的頻譜圖。

　　在原始采樣頻率fs為25 MHz下，輸入信號x(n)經過40倍內插濾波器濾波并進行40倍抽取實現后，對輸入輸出進行頻譜分析，可以得出輸出信號的采樣頻率仍是25 MHz，并含有兩個頻率信號，其一信號頻率f1=6．25 MHz，另一信號頻率f2=10 MHz。從而得出輸出信號頻譜與輸入信號頻譜是吻合的，如圖5所示。

　　3 結語

　　提出了一種實現時延的方法?？梢赃x用大容量存儲器作大尺度的延時處理，并選用DSP作插值算法做高精度的小尺寸的延時算法處理。結合軟件無線電思想中的內插和抽取技術，重點介紹高精度、小尺寸的信號延時處理方法。它具有DSP處理時間周期短，節省DSP數據存儲空間，時延精度高等特點。用實驗板SEED-DEC6416進行硬件仿真。試驗結果表明，設計結果基本達到要求，該方法的實現過程是可行的。