基于SOPC的腦電信號(hào)實(shí)時(shí)處理
作者：
時(shí)間：2012-07-06
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
2 SOPC硬件結(jié)構(gòu)
文中的核心控制芯片采用ALTERA公司的CycloneⅡ系列型號(hào)為EP2C8020818N的FPGA芯片。該芯片有8 256個(gè)邏輯單元，內(nèi)置18個(gè)嵌入式18x18乘法器，2個(gè)PLLs，完全滿(mǎn)足本設(shè)計(jì)的需要。此系列芯片支持NiosⅡ32位嵌入式軟核處理器，該處理器系統(tǒng)包括一個(gè)可配置NiosⅡCPU軟核、與CPU相連接的片內(nèi)外設(shè)和存儲(chǔ)器以及與片外存儲(chǔ)器和外設(shè)相連的接口等。所有組件在一個(gè)FPGA芯片上實(shí)現(xiàn)。SOPC硬件系統(tǒng)結(jié)構(gòu)如圖2所示。本文引用地址：http://www.104case.com/article/154471.htm
整個(gè)系統(tǒng)以NiosⅡ軟核處理器為主，Avalon總線(xiàn)為核心，各個(gè)外設(shè)端口掛接在Avalon總線(xiàn)上。通過(guò)Avalon總線(xiàn)，NiosⅡ主設(shè)備控制各從設(shè)備。Avalon總線(xiàn)支持多個(gè)總線(xiàn)主外設(shè)，允許在單個(gè)總線(xiàn)事務(wù)中在外設(shè)之間傳輸多個(gè)數(shù)據(jù)單元。這一多主設(shè)備結(jié)構(gòu)為構(gòu)建SOPC系統(tǒng)提供了極大的靈活性，并且能夠適應(yīng)高帶寬的外設(shè)。
在設(shè)計(jì)過(guò)程中，充分考慮SOPC系統(tǒng)的特色，充分發(fā)揮了SOPC系統(tǒng)在數(shù)字信號(hào)處理中的并行運(yùn)算優(yōu)勢(shì)和NiosⅡ自定義指令加快程序運(yùn)行速度的優(yōu)勢(shì)。圖3為本系統(tǒng)的SOPCbuilder組件列表圖：主要是用SOPC Builder選取合適的CPU、存儲(chǔ)器、及外圍器件，外圍器件包含系統(tǒng)自帶的如定時(shí)器，SPI接口核等，也包含用戶(hù)自定義的外設(shè)組件(AD，DA)。
評(píng)論