嵌入式SATA存儲(chǔ)系統(tǒng)的研究

FPGA內(nèi)需設(shè)置一個(gè)線性循環(huán)移位寄存器（LFSR），在檢驗(yàn)過(guò)程中與傳輸數(shù)據(jù)進(jìn)行異或，LFSR內(nèi)部多項(xiàng)式為：

3.2 傳輸層在FPGA內(nèi)的實(shí)現(xiàn)
　　傳輸層在發(fā)送過(guò)程中將數(shù)據(jù)和控制信號(hào)打包為FIS，在接收過(guò)程中分解接收到的FIS。如圖2所示，FPGA內(nèi)部設(shè)置了一個(gè)FIFO，數(shù)據(jù)的接收和發(fā)送過(guò)程都通過(guò)同一個(gè)FIFO通道。Wishbone總線是一種片上系統(tǒng)互聯(lián)規(guī)范，該規(guī)范給片內(nèi)的各部分以及IP核之間的互聯(lián)定義了一種通用的接口，由此提高了設(shè)計(jì)的可靠性和可移植性。圖中的Wishbone從接口與應(yīng)用層的Wishbone主接口通信，過(guò)程方便可靠。Shadow寄存器用于轉(zhuǎn)送命令到設(shè)備端，或者記錄設(shè)備端的狀態(tài)。狀態(tài)和控制寄存器包含了一系列的寄存器，用于控制接口并且檢索接口狀態(tài)信息。

3.3 SATA與XC5VLX30T的接口及仿真
3.3.1 GTP收發(fā)器簡(jiǎn)介[5]
　　GTP收發(fā)器是Virtex-5 LXT和SXT系列FPGA內(nèi)高度可配置和高度集成的可編程邏輯資源。它支持包括SATA在內(nèi)的許多高速串行接口，內(nèi)部的電流模式邏輯(CML)驅(qū)動(dòng)器和緩存器提供用戶可配置的終端、電壓擺幅和耦合，可編程的發(fā)送預(yù)加重和接收均衡使得信號(hào)完整性得到優(yōu)化。此外它還集成了可選的8b/10b編碼、逗號(hào)校準(zhǔn)、信道綁定以及時(shí)鐘校正模塊。
　　以Virtex-5 LXT系列的XC5VLX30T為例，它具有四個(gè)獨(dú)立的GTP模塊，每個(gè)模塊又分別包含了若干GTP驅(qū)動(dòng)電壓與參考電壓引腳，一對(duì)低壓差分串行時(shí)鐘引腳，以及兩對(duì)RocketIOTM低壓差分串行引腳。
3.3.2 SATA接口信號(hào)定義
　　SATA接口數(shù)據(jù)線由7根信號(hào)線組成。在主機(jī)端，1至7號(hào)線依次為GND、Tx+、Tx-、GND、Rx+、Rx-和GND。其中，Tx+和Tx-組成低壓差分發(fā)送信號(hào)對(duì)，分別與XC5VLX30T的MGTTXP和MGTTXN引腳相連；Rx+和Rx-組成低壓差分接收信號(hào)對(duì)，分別與XC5VLX30T的MGTRXP和MGTRXN引腳相連。
3.3.3 SATA時(shí)鐘電路及PCB仿真[6-8]
　　由于SATA的時(shí)鐘頻率和串行數(shù)據(jù)傳輸速率都很高，因此對(duì)信號(hào)的抗干擾能力的要求很高。為提高系統(tǒng)可靠性，需要對(duì)布線后的PCB板上SATA時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)進(jìn)行反復(fù)的仿真實(shí)驗(yàn)。下面以SATA時(shí)鐘信號(hào)為例，進(jìn)行PCB布線后仿真實(shí)驗(yàn)。
　　SATA2.5最高支持3.0Gb/s的傳輸速度，因此要求所選的晶振具有300MHz以上的低壓差分時(shí)鐘輸出能力。IDT公司的ICS844071和ICS844031滿足要求，前者的輸出頻率范圍是62.5MHz～170MHz，后者的輸出頻率范圍是245MHz～340MHz。兩者在封裝上完全兼容，用戶可以根據(jù)設(shè)計(jì)的速度要求來(lái)選取。圖3是SATA時(shí)鐘接口電路圖，其中SATA_CLK和分別與XC5VLX30T 的GTP專(zhuān)用差分時(shí)鐘輸入引腳MGTREFCLKP和MGTREFCLKN相連。

利用844071_3v3.ibs及virtex5.ibs兩個(gè)IBIS模型，在Hyperlynx7.5環(huán)境下對(duì)SATA差分時(shí)鐘進(jìn)行BoardSim差分眼圖仿真。圖4是在線長(zhǎng)1.2in、線寬10mil、差分線距12mil、串行連接0.01μF電容以及端接100Ω電阻等條件下，考慮各種過(guò)孔、PCB板的整體分析等因素后的PRBS位模式仿真眼圖。從圖中可以看出，在100MHz頻率條件下，眼圖的睜開(kāi)程度較大，符合GTP收發(fā)器的時(shí)鐘眼圖要求。

隨著FPGA邏輯單元的不斷增多、內(nèi)存容量的不斷增大、主頻的不斷提高，許多以前只能在專(zhuān)用芯片上才能實(shí)現(xiàn)的功能，現(xiàn)在都可以集成到一片F(xiàn)PGA內(nèi)部來(lái)完成。例如圍繞著一片Virtex-5 FXT可以搭建涵蓋圖像采集、顯示、處理、存儲(chǔ)、通信等功能的系統(tǒng)。SATA作為一項(xiàng)正蓬勃發(fā)展的存儲(chǔ)技術(shù)，與FPGA技術(shù)結(jié)合之后可以極大地提高其本身的應(yīng)用范圍，特別是為一些脫離PC機(jī)的嵌入式系統(tǒng)實(shí)現(xiàn)高速、穩(wěn)定、價(jià)格較低的存儲(chǔ)功能提供一種新的有效途徑。