如何利用電容式數字隔離器進行設計

在底層布線低速控制信號。這些信號鏈路擁有足夠的余量來承受過孔引起的中斷，從而實現了更大的靈活性。

受控阻抗傳輸線是特性阻抗Z0始終受控于其幾何特性的走線。走線長度大于15mm(tr=1ns)和 30mm(tr=2ns)時，走線阻抗必須要與隔離器輸出阻抗Z0~rO匹配(如圖4所示)，使信號反射最小化。這被稱為源阻抗匹配。

圖 4 源阻抗匹配：Z0 ~ rO

隔離器的動態輸出阻抗r0，可以通過隔離器數據手冊中列出的近似電壓-電流輸出特性線性部分得到。一般來說，標準輸出阻抗大約為70Ω。因此，對一條標準的2盎司鍍銅線和電介質為4.5的FR-4而言，接地層上8mm寬、10mm長的走線幾何形狀會產生所需的70Ω特性阻抗。

布線指南

建議遵循下列幾條主要的布線原則，以保持信號完整性和低EMI。

為了將串擾降至10%以下，需保持信號走線是高速信號層到接地層距離的三倍(d=3h)。信號走線下的回流密度遵循1/[1+(d/h)2]函數，因此其在d>3h點上的密度會非常低，從而避免鄰近走線中出現較大的串擾(請參見圖5)。

圖 5 利用 d = 3h 來最小化串擾

使用45o走線彎曲(或者斜切式彎曲)而非90o彎曲，可保持有效的走線阻抗并避免信號反射。

為了實現在噪聲環境下的工作，將隔離器的閑置啟動輸入通過一個電阻器(1kΩ到10kΩ)連接到合適的參考層。將高電平有效、高位允許輸入連接到電源層，同時將低電平有效輸入連接至接地層。

當過孔電感增加信號路徑電感時，要避免各層隨快速信號走線改變。

在隔離器與周圍電路之間使用較短的走線長度可避免噪聲引入。數字隔離器通常會帶有隔離式DC/DC轉換器，后者提供了跨越隔離層的電源。由于隔離器的單端傳輸信號對噪聲引入過于敏感，因此鄰近DC/DC轉換器的開關噪聲可以很容易被長信號走線引入。

將大容量電容(比如10μF)置于靠近電源如穩壓器旁，或是在電源進入PCB的地方。

通過將電容的電源端直接連接至器件的電源端，然后經過孔連至Vcc層，在器件上安裝小容量的0.1μF或0.01μF旁路電容。經數個過孔將電容接地端連接至接地層(請參見圖6)。

圖 6 將旁路電容直接連接至 Vcc 終端

將多個過孔用于連接旁路電容和其他保護器件(例如：瞬態電壓抑制器和齊納二極管)，從而最小化接地連接的過孔電感。

總結

盡管關于PCB設計的資料有很多，但本文主要提供一些涉及數字隔離器電路板設計的建議。遵循這些建議將有助于在最短的時間內完成一個符合EMC標準要求的電路板設計。