基于PC104總線的2FSK調制器的設計與實現
加入技術交流群
數據接收電路就是要在正確的時序上將所需的數據進行提取，還要實現將電路工作狀態傳送回總線，以便總線決定是否發送下組數據的功能。由于PC104總線最高支持約8 MHz的時鐘頻率，而受控設備所需的2FSK信號頻率為幾千赫茲，因此這里只用8位數據總線就完全能夠滿足要求。
總線接收電路如圖2所示。其中SD0～SD9，SA0～SA9是從總線發來的數據、地址信號，SELO～SEL3為分路選擇信號，ANSWER0～ANSWER3為FPGA的狀態返回信號，由于總線速度要比2FSK輸出速度高得多，因此，總線要對FPGA數據緩存器是否為空進行查詢，當FPGA沒有完成數據轉換時，總線要等下個周期，直到狀態返回信號顯示FPGA內部為空時，總線才可以發送下組數據到FPGA。74LS273負責將每路的數據分別進行鎖存，4路數據共使用4個。OUT1D0～D7為第一路8位數據輸出，LOCK0為其控制信號，表示數據的更新。本文引用地址：http://www.104case.com/article/152019.htm
3 FPGA及其外圍電路
FPGA具有集成度高、設計靈活、易于修改、節省空間、通用性高等優點。本調制器中FPGA采用的是Al-tera公司的EPF10K20TC144-4器件，該器件具有20 000個典型門，1 153個邏輯單元，144引腳，包括2個全局輸入時鐘，4個全局輸入，86個通用可編程I／O引腳。該芯片采用TQFP封裝，芯片面積較小，功耗低，其輸入、輸出與TTL與PC104總線電平完全兼容。FPGA電路主要實現的功能為：接收數據提取電路發送的分路數據；以總線上的SYSCLK時鐘為基準，通過分頻產生受控設備能識別的頻率；為每路輸出進行2FSK的數字調制，保證信號的連續性；完成本身的FPGA電路配置。
評論