利用布線技巧提高嵌入式系統PCB的信號完整性

O 引言
隨著電子技術的迅猛發展，嵌入式系統的應用越來越廣泛，在很多應用中，人們考慮的不再是功能和性能，而是可靠性和兼容性。印制電路板(print circuit board，PCB)是電子產品中電路元件和器件的基本支撐件，其設計質量往往直接影響嵌入式系統的可靠性和兼容性。以往，一些低速電路板中，時鐘頻率一般只有10 MHz左右，電路板或封裝設計的主要挑戰就是如何在雙層板上布通所有的信號線以及如何在組裝時不破壞封裝。由于互連線不曾影響系統性能，所以互連線的電氣特性并不重要。在這種意義下對信號低速電路板中的互連線是暢通透明的。但是隨著嵌入式系統的發展，采用的電路基本上都是高頻電路，由于時鐘頻率的提高，信號上升沿也變短，印制電路對經過信號產生的容抗和感抗將遠遠大于印制電路本身的電阻，嚴重影響信號的完整性。對于嵌入式系統，當時鐘頻率超過100 MHz或上升沿小于1 ns時，信號完整性效應就變得重要了。
在PCB中，信號線是信號傳輸的主要載體，信號線的走線情況將直接決定信號傳輸的優越，從而直接影響整個系統的性能。不合理的布線，將嚴重引發多種信號完整性的問題，對電路產生時序、噪聲和電磁干擾(EMI)等，將嚴重影響系統的性能。對此，本文從高速數字電路中信號線的實際電氣特性出發，建立電氣特性模型，尋找影響信號完整性的主要原因及解決問題的方法，給出布線中應該注意的問題和遵循的方法和技巧。

1 信號完整性
信號完整性是指信號在信號線上的質量，即信號在電路中能以正確的時序和電壓電平作出響應的能力，信號具有良好的信號完整性是指在需要的時候具有所必需達到的電壓電平數值。差的信號完整性不是由某一單一因素導致的，而是板級設計中多種因素共同引起的。信號完整性問題體現在很多方面，主要包括延遲、反射、串擾、過沖、振蕩、地彈等。
延遲(Delay)：延遲是指信號在PCB板的傳輸線上以有限的速度傳輸，信號從發送端發出到達接收端，其間存在一個傳輸延遲。信號延遲會對系統的時序產生影響；傳輸延遲主要取決于導線的長度和導線周圍介質的介電常數。在高速數字系統中，信號傳輸線長度是影響時鐘脈沖相位差的最直接因素，時鐘脈沖相位差是指同時產生的兩個時鐘信號到達接收端的時間不同步。時鐘脈沖相位差降低了信號沿到達的可預測性，如果時鐘脈沖相位差太大，會在接收端產生錯誤的信號。
反射(Reflection)：反射就是信號在信號線上的回波。當信號延遲時間遠大于信號跳變時間時，信號線必須當作傳輸線。當傳輸線的特性阻抗與負載阻抗不匹配時，信號功率(電壓或電流)的一部分傳輸到線上并到達負載處，但是有一部分被反射了。若負載阻抗小于原阻抗，反射為負；反之，反射為正。布線的幾何形狀、不正確的線端接、經過連接器的傳輸及電源平面不連續等因素的變化均會導致此類反射。
串擾(Crosstalk)：串擾是兩條信號線之間的耦合、信號線之間的互感和互容引起信號線上的噪聲。容性耦合引發耦合電流，而感性耦合引發耦合電壓。串擾噪聲源于信號線網之間、信號系統和電源分布系統之間、過孔之間的電磁耦合。串繞有可能引起假時鐘、間歇性數據錯誤等，對鄰近信號的傳輸質量造成影響。現實中，無法完全消除串擾，但可將其控制在系統所能承受的范圍之內。PCB板層的參數、信號線間距、驅動端和接收端的電氣特性、基線端接方式對串擾都有一定的影響。
過沖(Overshoot)和下沖(Undershoot)：過沖就是第一個峰值或谷值超過設定電壓，對于上升沿，是指最高電壓；對于下降沿，是指最低電壓。下沖是指下一個谷值或峰值超過設定電壓。過分的過沖能夠引起保護二極管工作，導致其過早的失效。過分的下沖能夠引起假的時鐘或數據錯誤(誤操作)。
振蕩(Ringing)和環繞振蕩(Rounding)：振蕩現象是反復出現的過沖和下沖。信號的振蕩即是由線上過渡的電感和電容引起的振蕩，屬于欠阻尼狀態，而環繞振蕩，屬于過阻尼狀態。振蕩和環繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過適當的端接予以減小，但是不可能完全消除。
地電平反彈噪聲和回流噪聲：當電路中有較大的電流涌動時會引起地電平反彈噪聲，如大量芯片的輸出同時開啟時，將有一個較大的瞬態電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會引發電源噪聲，這樣會在真正的地平面上產生電壓波動和變化，這個噪聲會影響其他元件的動作。負載電容的增大，負載電阻的減小，地電感的增大，同時開關器件數目的增加均會導致地彈的增大。