基于FPGA的MSK調制解調器設計與應用
加入技術交流群
數字MSK 信號的解調是由碼元同步和碼序列檢測二部分實現的。預分頻器、“1”碼分頻
器和同步檢測模塊組成碼元同步電路，通過對輸入信號中的“1”碼檢測建立碼元同步。在
同步檢測模塊中，“1”碼分頻器的同相和反相碼同時與輸入信號比較，并由同步碼長計數器
計數，當計數長度等于碼元長度時輸出同步信號。進入碼元同步狀態后，在碼長分頻器輸出
的碼元同步信號控制下，碼序列檢測器對輸入信號中的“1”碼（同相及反相碼）進行檢測
并輸出解調數字序列。解調模塊中的預分頻器和“1”碼分頻器和在半雙工通信方式中可與
調制模塊合用以減少目標器件片上資源的占用。
MSK 調制/解調器的FPGA 模塊中，計數器、分頻器和多路選擇器用VHDL 程序可以簡單
實現，碼元序列檢測器的部分VHDL 結構描述如下：
architecture behav of codesdect is
signal m : integer range 0 to 3;
signal sdata : std_logic_vector(2 downto 0);
begin
cdata= wavenum;
process(clk,clr)
begin
if clr='1' then m=0;
elsif clk'event and clk='1' then
case m is
when 0 => if datain = cdata (2) then m=1; else m = 0 ; end if;
…
when 2 => if datain = cdata (0) then m=3; else m = 0 ; end if;
when others => m = 0;
end case;
end if;
end process;
process(m)
begin本文引用地址：http://www.104case.com/article/151110.htm
if m=3 then outputt='1';
else outputt='0';
end if;
end process;
end behav;
數字MSK 調制/解調器模塊在Altera 公司FPGA：EP2C15AF256C8N 上實現。EP2C15 是
Altera 公司基于90nm 工藝的第二代Cyclone 器件（CycloneⅡ），片內集成14，448 邏輯單
元（LE），240Kb 嵌入式RAM 塊，26 個18×18 乘法器，4 個鎖相環（PLL），具有高速差分I/O
能力，在音視頻多媒體、汽車電子、通信及工業控制領域等有廣泛的適用性，是一款高性能
低成本器件。圖3 是MSK 調制/接解調器的時序仿真結果。
圖3 MSK 調制/解調器時序仿真
由圖中可見，數字基帶調制信號MODDATA 經過MSK 調制器被調制到高頻數字載波上，形
成MSK 已調信號MSKMOD，其中“0”碼為2.5 個載波周期，“1”碼為2 個載波周期，調制指
數為0.5，同時載波相位連續。MSKDEMOD 為接收端MSK 解調后的信號，除了傳輸時延，解調
信號完全恢復了發送端數字基帶調制信號。
3 結論
MSK 調制具有載波相位連續，頻帶利用率高的優點，在通常的應用中需要專用集成電路
構成調制/解調電路。基于硬件描述語言用FPGA 實現MSK 調制/解調器，可充分利用FPGA
片內資源，使數據采集測量控制與傳輸集中于單一芯片，有利于提高系統的經濟性和可靠性，
具有一定的應用價值。本文作者創新點在于提出了一種保證調制指數為0.5 同時載波相位連
續的數字MSK 信號的設計方法，用VHDL 語言設計了調制/解調模塊并在FPGA 器件上實現。
評論