基于FPGA+DSP的高速中頻采樣信號處理平臺的實現

2．2 A／D通道間相位恒定
A／D通道間的相位恒定指標直接測試比較困難，在平臺設計中已經保證了同一芯片兩路A／D通道間的相位差是恒定的，只要測試兩片A ／D芯片輸出時鐘相位差是否恒定即可判定。表1中也顯示了兩片A／D器件輸出時鐘的相位差測試結果。
2．3 DSP運算速度
DSP的運算速度和精度決定著系統的數據處理能力，同時也會對整個系統的性能和結構產生重要的影響。DSP的處理能力可以用1 024點的復數FFT計算時間進行比較。Link口傳遞速度的測試，可以將Link口的工作時鐘設定在600 MHz，按4 b進行數據傳遞，如果接收到數據沒有錯誤，即可認定Link口的工作速率可以達到600 MB／s。經過測試，在工作頻率為600 MHz，按4 b進行數據傳遞的情況下，各個Link均通過測試，也就是說每個Link口工作速率都可以達到600 MB／s。經過測試，平臺上兩個光口的傳輸速度均達到了2．5 Gb／s。DSP運算速度測試結果見表2。

3 結語
通過上述測試結果可以看出，本平臺設計合理，FPGA與DSP的結合使用，能充分發揮各自的優勢，實現對高速、多路、海量信號的實時處理。另外，高度集成化設計，大大減少了平臺所占用的空間體積，也使功耗大大減小。平臺在兵器某所項目驗證中，接入實際雷達信號進行測試，各項指標均達到了設計要求。