McBSP技術在數據傳輸中的應用
加入技術交流群
在對DSP的McBSP進行操作時，McBSP的內部采樣率發生器的輸出時鐘CLKG驅動給CLKR，CLKR同時提供給A／D的SCLK。而McBSP的采樣率發生器的時鐘源(CLKSRG)由CPU提供的，對CPU時鐘進行分頻以產生CLKG。由于CPU的時鐘極性總為正，因此CPU時鐘信號的上升沿產生CLKG的上升沿。對采樣率發生器的寄存器編程后，要等待2個CLKSRG(時鐘源)周期以確保內部同步。當采樣率發生器使能后，要等待2個CLKC周期，以保證采樣率發生器穩定工作。在CLKSRG的下一個上升沿，CLKRG變為1，啟動頻率如式(1)所示的時鐘。
3 結束語
本文以TMS320VC5502 DSP芯片與TLV1572模數轉換芯片為例，詳細討論了TLV1572與DSP的多通道緩沖串口(MeBSP)通信的硬件接口和軟件設計。其設計方案簡單易行，具有一定的通用性，根據需要可以在中斷服務子程序中嵌入適合的數據處理程序代碼，就可以構成一個完整的數據采集與傳輸程序。本文中采集的數據是存放在TMS320VC5502芯片內部的RAM中，由于TMS320VC55x DSP的外部存儲器接口(EMIF)支持8bi-t、16 bit、32 bit數據的訪問，并為異步存儲器、同步突發SRAM、同步DRAM提供了無縫接口，所以如果系統所要采集的數據量很大，也可以通過EMIF接口外擴存儲器。本文引用地址：http://www.104case.com/article/150071.htm
評論