時分復分技術的FPGA實現

　　摘要：用FPGA芯片來實現時分復分接技術，設計復用電路和分接電路。發送端完成復用電路。在發送端將一路1024K數據、一路512K數據、7路64K數據通過時分復用，合成一路2048K數據，傳輸出去。接收端完成分接電路。在接收端，利用同步技術，從2048K數據中，分解出發送端的原始數據：一路1024K數據、一路512K數據、7路64K數據。經過波形對比驗證，分接出來的數據與原始數據一致。

　　時分復分原理

　　復用技術已成為現代通信中一種重要的工具，在通信領域中廣泛應用。時分復用技術，實現多路數字信號沿著同一信道傳輸，有效提高信道利用率，縮短傳輸線路成本。本文是用數字電路來實現時分復用功能，利用FPGA芯片來完成時分復用的數字設計。

　　PCM(Pulse Code Modulation)，即脈沖編碼調制。PCM30/32路群稱為“基群”，數碼率是2.048Mb/s，是組成高次群的基本單元。4個基群組成一個二次群，數碼率是8.448Mb/s;4個二次群組成一個三次群，數碼率是34.368Mb/s;4個三次群組成一個四次群，數碼率是139.264Mb/s等等。

　　因為在一路復合數據里包含采樣的許多路信息，為了在收端能夠將它們一一分解，需要一定的數據結構。在數據通信領域里稱這樣的結構為幀結構。一幀是由256bit組成，分成32個時隙，時間共125μs。一幀的幀結構必然有一個開始標志，叫標志位，又叫幀首，占一個時隙8bit。被采樣的數據依次分別排列在幀標志位時隙的后面，直到第256bit，接著傳送另外一幀數據，依次這樣循環。由于數據是變化的，可以在32個時隙中按照一定順序排列原來的被采樣的各路數據。

　　在接收端將高速合成的數據按照原來傳輸的順序將各路數據一一分解出來，依次解碼、分路、再重建原始信號，接收端接收時必須知道每個數據碼出現的時刻，從而對數據碼進行判別。需要接收的時鐘與數據同步，也就是接收端必須產生一個用于進行抽樣判別的定時脈沖序列，其周期等于信碼周期，相位應恒定。接收端產生這樣的定時脈沖序列的過程稱為碼元同步或位同步。

　　PCM系統中的定時與同步

　　在以時分復用方式進行的數字中繼傳輸中，各路信號分別在不同時刻被抽樣、編碼、然后傳送到接收端，依次解碼、分路、再重建原始信號。其中保證工作正常的關鍵在于準確地把各路信號安置在規定時隙中，因此，編碼器和解碼器的工作依賴于時鐘控制，它要求信號的處理與傳輸都在規定的時隙內進行。

　　本系統中發號施令的指揮部就是定時系統。定時系統在時鐘信號的作用下，產生系統正常工作所需的各種定時脈沖，供取樣和分路用的時鐘;供編碼、譯碼用的位脈沖;供傳信令信號用的復幀脈沖等。在PCM通信系統中，發方的時鐘是主動的，而收方的時鐘是被動的，它總是跟著發方時鐘變化而變化。在實現方法上，收方可以自行產生時鐘，但是這個時鐘必須受到發方時鐘的控制;也可以收方自己不設震蕩器，從收到的數字信號中提取與發方頻率一致的時鐘。有了與發方一致的時鐘后，收方就可以利用與發方相同的脈沖發生器產生各種所需的定時信號。

　　系統組成

　　本設計分成兩個部分：復接單元，分接單元。圖3中mux是復接，demux是分接。