LAKER-CALIBRE REALTIME整合流程

　　SpringSoft與明導國際(Mentor Graphics)日前宣布其共同合作的LakerTM-CalibreTM RealTime定制版圖流程，擁有簽核確認質量的實時設計規則檢查(DRC)，通過臺灣積體電路制造有限公司(TSMC) 2012 定制設計與模擬-混和信號(AMS)參考設計流程的認證，具備解決20nm芯片設計與驗證復雜性的能力。

　　最新版Laker-Calibre RealTime流程，整合SpringSoft的新世代Laker3TM OA 定制IC設計系統、明導Calibre RealTime平臺、與晶圓廠簽核確認標準的設計規則文件。對于擁有電壓相依性與二次圖像設計規則檢查功能的20nm版圖設計中，它提供簽核確認質量的實體驗證。在TSMC 2012定制設計/AMS參考流程中，此功能可使設計人員快速完成設計，并縮短整體的設計周期。

　　關于Laker-Calibre RealTime流程

　　20nm的設計規則很復雜，在沒有持續回饋的情形下，很難達到滿足晶圓廠簽核確認規格的干凈版圖。對20nm設計而言，工程師必須畫出符合二次圖像規則的正確版圖，且符合新的電壓相依性之設計規則。在Laker-Calibre RealTime的流程中，Calibre DRC的引擎在Laker環境中持續監視設計版圖編輯，而且立即警示標出違反設計規則的地方。例如，當編輯版圖時，電壓會自動貼回圖像上，如此任何TSMC新的電壓相依性DRC(VDRC)的錯誤，將立即被標示出來。這個流程利用Si2 OpenAccess (OA)數據庫與實時模型(RTM)，再加上TSMC可互通的制程設計套件(iPDK)，使用多個供貨商解決方案來解決20nm版圖的挑戰，整個操作就像只使用單一的工具一樣順暢。

　　Calibre產品營銷處長Joseph Davis指出：「即使在先進節點設計規則的數量與復雜度高的情況下，Calibre RealTime與Laker定制設計平臺基于Open-Access的整合，提高定制IC設計工程師的生產力。設計工程師只需專注于優化他們的電路設計，因為當他們工作時，這個設計靠著晶圓廠提供的標準簽核確認規則不斷地被檢查，包括電壓相依性的規則。當錯誤發生時，設計工程師同時也得到立即正確簡潔的指引，教你如何修正錯誤」

　　SpringSoft定制IC設計解決方案市場營銷資深處長 Dave Reed表示：「跟Calibre的整合，讓Laker客戶能實時使用具有簽核確認質量的20nm設計規則檢查，補強Laker內建設計規則驅動功能的不足。我們和明導國際結合最廣泛被使用的可互操作性定制平臺，與擁有簽核確認質量實時功能的DRC，使其完全支持TSMC世界級的20nm流程。對于符合20nm設計的挑戰，這證明了可互操作性解決方案的力量。」