滿足28 nm迫切的低功耗需求
加入技術(shù)交流群
通過這些靜態(tài)和動態(tài)功耗優(yōu)化措施，Altera基于28LP的FPGA總功耗比前幾代器件降低了40%，全面降低了功耗，如Cyclone V降低了功耗所示。
本文引用地址：http://www.104case.com/article/136059.htm
顯示了Arria V器件相似的結(jié)果。
通過軟件創(chuàng)新降低功耗
在工藝和體系結(jié)構(gòu)創(chuàng)新基礎(chǔ)上，Altera在Quartus II的軟件功耗優(yōu)化方面進行了大量的投入。功耗驅(qū)動的編譯使用功耗驅(qū)動綜合和功耗驅(qū)動布局布線功能，主要用于降低設(shè)計的總功耗。對于設(shè)計人員而言，這種功耗驅(qū)動的方法是透明的，通過簡單編譯設(shè)置來實現(xiàn)。設(shè)計工程師將時序約束簡單地設(shè)置為設(shè)計輸入過程的一部分，對設(shè)計進行綜合，滿足性能要求。Quartus II為每一功能模塊自動選擇所需的性能，并通過功耗預(yù)知布局布線和時鐘技術(shù)來降低功耗，如包括自動功耗優(yōu)化的Quartus II設(shè)計流程所示。
評論