MIPS -- 適用于MCU的處理器

　　MIPS生態(tài)系統(tǒng)已發(fā)展成為一個豐富且多元化的基礎(chǔ)結(jié)構(gòu)支持，包括合作伙伴提供的OS、RTOS、硬件調(diào)試工具、軟件開發(fā)產(chǎn)品、應(yīng)用軟件、EDA工具、物理IP和其他特定應(yīng)用的相關(guān)產(chǎn)品。對于MCU開發(fā)，可從多家廠商獲得生態(tài)系統(tǒng)的支持示例。以下是一些提供MCU支持的MIPS聯(lián)盟合作伙伴：

　　RTOS廠商，例如Express Logic、Mentor Graphics、Micrium、Segger、Green Hills Software、Wind River、CMX和FreeRTOS

　　提供調(diào)試探針和仿真器的廠商，例如：Ashling、Lauterbach、Macraigor和Corelis

　　提供軟件開發(fā)工具的廠商，例如：CodeSourcery、Green Hills、Mentor Graphics和Hi-Tech

　　提供模擬模型的廠商，例如：Carbon和Imperas

　　提供SoC IP的廠商，例如：Sonics、Dolphin和Denali

　　提供EDA/ESL工具的廠商，例如：Synopsys、Cadence和Magma

　　7.MIPS32 M14K 內(nèi)核

　　MIPS科技最近推出了兩款屬于MIPS32 4K內(nèi)核系列的新處理器內(nèi)核，繼續(xù)在單片機以及其他高性能、緊湊尺寸和成本敏感型嵌入式應(yīng)用方面不斷創(chuàng)新。MIPS32 M14K與M14Kc內(nèi)核采用雙解碼器設(shè)計，包含MIPS32和microMIPS指令解碼器。這兩個內(nèi)核是首批采用microMIPS指令集的MIPS32兼容內(nèi)核。microMIPS可以使性能等級在高代碼密度下不打折扣：至少減少30%的代碼長度，同時保持MIPS32的性能。

　　M14K內(nèi)核的設(shè)計采用與M4K內(nèi)核相同的高性能5級流水線架構(gòu)。M14K處理器內(nèi)核是M4K內(nèi)核的超集，它在保留M4K內(nèi)核的所有功能的同時還增加了用于減少中斷延時、加速訪問閃存代碼以及增強中斷處理能力的功能。此外，M14K內(nèi)核還提供一組全面的高級調(diào)試/評估功能和一個標(biāo)準(zhǔn)AHB接口。

　　圖7：M14K內(nèi)核框圖

　　M14K內(nèi)核具有M4K內(nèi)核相對于Cortex-M3的所有優(yōu)勢：更高的性能、更低的功耗、更小的尺寸以及更高的可配置性和靈活性。此外，M14K內(nèi)核還有更多方面優(yōu)于Cortex-M系列，詳細(xì)內(nèi)容如表1所示。

　　表1：M14K、Cortex–M3和Cortex-M0的功能比較

　　Cortex-M0簡介：Cortex-M0采用ARMv6M版的架構(gòu)，。它實質(zhì)上是加入了一些Cortex-M3功能的ARM7，采用3級流水線，性能為0.9 DMIPS/MHz，低于Cortex-M3的性能。

　　Cortex-M0可執(zhí)行總共56條Thumb和Thumb-2指令，其中僅有6條為32位指令。大多數(shù)針對Cortex-M3編寫的代碼，必須經(jīng)過修改才能在Cortex-M0上運行。

　　Cortex-M0與ARM7一樣，重新采用了馮諾伊曼架構(gòu)。Cortex-M0不支持局部存儲器，而是通過AHB總線從主存儲器訪問代碼和數(shù)據(jù)，這會明顯降低性能，因為在數(shù)據(jù)傳送完成前需要額外的等待狀態(tài)。

　　完整的Cortex-M0大小大約為24K門。盡管尺寸很小，但缺少許多M4K或M14K內(nèi)核（經(jīng)面積優(yōu)化配置，約33K門）所具有的標(biāo)配功能和性能。Cortex-M0在性能和功能上的損失與節(jié)省的面積相比并不劃算。

　　8.結(jié)論

　　MIPS科技是公認(rèn)的為數(shù)字家庭和網(wǎng)絡(luò)市場領(lǐng)域提供高性能和高效應(yīng)用產(chǎn)品的供應(yīng)商。針對單片機設(shè)計人員所面臨的技術(shù)挑戰(zhàn)，特別增強了標(biāo)準(zhǔn)MIPS架構(gòu)的功能，并提供優(yōu)于ARM Cortex-M系列產(chǎn)品特性，如更出眾的性能、更低的功耗以及更高級的功能。

　　M4K和M14K內(nèi)核的效率和可配置性為MCU和嵌入式控制器的設(shè)計人員提供了“以一替三”的方案：M4K/M14K內(nèi)核具有比Cortex-M3、M0或M1更強大的性能和功能，可替代任何一款內(nèi)核使用。

　　當(dāng)今越來越多的MCU應(yīng)用需要具備高性能、低功耗和實時響應(yīng)的特性，因而采用32位處理器架構(gòu)是最佳選擇。

　　下面的總結(jié)有助你透過廣告看事實，并且提供選擇MIPS處理器內(nèi)核時應(yīng)考慮的關(guān)鍵因素：

　　性能

　　MIPS M4K和M14K內(nèi)核采用5級流水線架構(gòu)，性能達(dá)到1.5 DMIPS/MHz。ARM Cortex-M3和M0為3級流水線設(shè)計，性能分別為1.25和0.9 DMIPS/MHz，比M4K/M14K的性能低20%和60%。

　　在180和90 nm制程下，M4K和M14K內(nèi)核可達(dá)到的最大時鐘頻率比同等配置的Cortex-M3內(nèi)核高20%。

　　即使在時鐘頻率降低33%（80MHz對比120MHz）并使用慢速存儲器（2等待狀態(tài)閃存對比0等待狀態(tài)閃存）的情況下，MIPS M4K PIC32器件的CoreMark性能測試結(jié)果仍比ARM Cortex-M3 STM32高20%（2.297對比1.905）。

　　在同等時鐘頻率下，在代碼訪問時仍然使用2等待狀態(tài)的PIC32器件CoreMark性能測試結(jié)果比STM32F高50%。

　　M14K中斷延時為10個周期，而Cortex-M3為12個周期。M14K內(nèi)核處理背對背中斷所需的周期數(shù)比Cortex-M3少30%。

　　PIC32和M14K內(nèi)核采用預(yù)取緩沖區(qū)來減少訪問閃存存儲器的時間，并采用快速SRAM接口實現(xiàn)比Cortex-M3更快的執(zhí)行時間。

　　在執(zhí)行常用信號處理如FFT算法時，PIC32的DSP性能比STM32（Cortex-M3）高14%。

　　低功耗

　　在90 nm制程下，M4K內(nèi)核的功耗比Cortex-M3低60%，而性能是Cortex-M3的3倍。同樣在90 nm制程下，M14K內(nèi)核的功耗比Cortex-M3低70%，而性能是Cortex-M3的2倍。

　　MIPS生態(tài)系統(tǒng)：MIPS及其合作伙伴提供了廣泛的服務(wù)，其中包括提供硬件和軟件開發(fā)工具、兼容領(lǐng)先的RTOS系統(tǒng)、中間件和支持領(lǐng)先的EDA工具，這些均有助于設(shè)計人員減少開發(fā)時間并加快上市時間。

　　成熟的技術(shù)，更低的風(fēng)險：MPS32和MIPS64架構(gòu)已成功應(yīng)用到數(shù)十億個SoC中，涉及范圍廣泛的各類應(yīng)用。MIPS是數(shù)字家庭（DTV和STB）、寬帶接入以及無線網(wǎng)絡(luò)（WLAN和WiMAX）和便攜式多媒體（數(shù)碼相機、游戲機和導(dǎo)航）領(lǐng)域的市場領(lǐng)先者。

　　隨著行業(yè)日益從8位/16位MCU架構(gòu)向32位架構(gòu)遷移以跟上不斷增長的性能需求，MIPS科技在高性能和能效方面的領(lǐng)先優(yōu)勢將非常適合于驅(qū)動下一代產(chǎn)品的開發(fā)。

　　參考信息

　　MIPS 科技 www.mips.com

　　ARM www.arm.com

　　EEMBC CoreMark www.coremark.org

　　Microprocessor Report www.mdronline.com

　　Berkeley Design Technology Inc www.BDTI.com

　　“See MIPS Run”，Dominic Sweetman著，ISBN 13：978-0120884216

　　“Exploring the PIC32”，Lucio Di Jasio著，ISBN 13：978-0750687096