新聞中心

        EEPW首頁 > EDA/PCB > 業界動態 > 宏力半導體成功開發MCU代工技術

        宏力半導體成功開發MCU代工技術

        —— 涵蓋高端及低端應用平臺的工藝制程均已經成功量產
        作者: 時間:2011-03-28 來源:SEMI 收藏

          專注于差異化技術的半導體制造一直是的公司戰略方向。近日宏力宣布其專為微控制器()開發的涵蓋高端及低端應用平臺的工藝制程均已經成功量產,包括低本高效的OTP ,高性能的eFlash (嵌入式閃存)以及EEPROM制程平臺。

        本文引用地址:http://www.104case.com/article/118121.htm

          低本高效的OTP技術平臺是基于自身的0.18微米邏輯制程,結合了來自宏力戰略伙伴eMemory的第OTP。該解決方案僅需14個光罩層,比傳統的0.35微米OTP至少減少了5個光罩層,創造了工藝最低光罩層總數的行業紀錄。用STI (淺槽隔離)代替LOCOS (局部場氧化),并按照0.18微米后端制程的設計規則,使芯片的尺寸與標準的0.35微米或0.5微米OTP產品相比縮小30%以上。另外,宏力還提供一整系列的單元庫來簡化客戶的設計并縮短產品上市的時間。至今為止已經有20多件產品在宏力投入量產。

          對于高性能的MCU產品,需要高擦寫次數的非揮發性記憶體,就此宏力提供搭配不同邏輯特性的嵌入式閃存制程平臺,支持通用,低功耗,以及超低漏電的邏輯電路設計使得客戶可以針對MCU的具體應用來選擇適合的工藝,以更好的設計高速以及低功耗的產品。這些嵌入式閃存制程結合了其基于SST SuperFlash? (1)上已經量產的自對準分柵閃存技術和自身的邏輯技術,覆蓋了從0.13微米到0.18微米的技術節點。其閃存記憶單元只有0.38平方微米,對于0.18微米技術節點而言已是行業中的最小單元尺寸,同時還可重復擦寫10萬次以上。

          在提供標準Triple-gate嵌入式閃存制程的同時,也提供低成本高效率的Dual-gate方案。Dual-gate嵌入式閃存制程的光罩層數較少,3.3/12V只需22層,而1.8/12V在25層以下。對于客戶擔心的I/O,以及模擬IP,宏力半導體也可以提供相應的解決方案。

          此外,宏力還提供EEPROM技術以支持更高擦寫次數要求的MCU產品以及銀行卡,市民卡等應用。宏力的技術解決方案將幫助我們的客戶迅速在MCU市場中獲得更大的份額。”



        關鍵詞: 宏力半導體 MCU

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 广元市| 德清县| 庄浪县| 鄂州市| 团风县| 牙克石市| 会东县| 新巴尔虎右旗| 晋城| 睢宁县| 仙居县| 仪陇县| 营山县| 大理市| 夏河县| 玛沁县| 灵台县| 仪陇县| 上蔡县| 柘荣县| 二连浩特市| 五寨县| 洛隆县| 韶关市| 阿拉善盟| 徐水县| 平远县| 淮北市| 米脂县| 泰宁县| 泸水县| 安吉县| 普定县| 虎林市| 十堰市| 文山县| 陵水| 东乌| 阿尔山市| 启东市| 铜鼓县|