新聞中心

        EEPW首頁 > 網絡與存儲 > 業界動態 > 瑞薩開發出40nm高密度新型SRAM電路技術

        瑞薩開發出40nm高密度新型SRAM電路技術

        作者: 時間:2010-06-24 來源:semi 收藏

          開發出了一種新型電路技術,可克服因微細化而增加的元件特性不均現象,還能在維持速度的同時,以更小的面積實現合適的工作裕度。以上內容是在半導體電路技術相關國際會議“2010 Symposium on VLSI Circuits”上發布的(論文序號:10.2)。作為40nm工藝的產品,該公司試制出了bit密度達到業界最高水平的,并確認了其工作性能。主要用于實現40nm工藝以后SoC(system on a chip)的低成本化及低功耗化。

        本文引用地址:http://www.104case.com/article/110244.htm

          在SoC的構成要素中,最易受到工藝微細化導致的特性不均的影響。因為隨著產品實現微細化,可使SRAM穩定工作的裕度會不斷減小。因此,原來為了維持工作裕度,該公司提出了通過附加多個電源控制電路,分別控制SRAM的電源線、字線或者數據線的方式等。不過,采用這種方式,即使SRAM的單元面積可以縮小,但包括電源控制電路在內的SRAM整體面積很難削減。

          為了解決這一課題,該公司此次開發出了兩種技術。一種是降低工作裕度減小影響的多級字線控制技術。分多個時間段對字線進行電壓控制,僅在字線的控制電路上集成原方式所需的多個電源控制電路。此時,通過穩步對字線進行電壓控制,即使元件存在特性不均,也可向SRAM穩定寫入或讀取數據。另外,通過僅在字線上進行電源控制,還提高了bit密度。

          第二種是同時兼顧高速化及小面積化的分層SRAM技術。該公司開發出了將位線多次分割、削減連接位線的微小SRAM單元數量的分層SRAM技術。在被分割的位線上附加本機靈敏放大器(信號振幅放大電路),支援原來存在的靈敏放大器工作。這樣,可防止通過穩步控制多級字線控制所需的字線而導致的SRAM 工作速度減慢。另外,該公司通過使用與SRAM單元相同的微細化工藝制造本機靈敏放大器,將面積增加控制在了最小限度,并實現了高bit密度。

          此次,該公司利用這些技術,試制出了采用40nm工藝技術中單元面積業界最小的0.248μm2單元、bit密度高達2.98Mbit/mm2的2Mbit SRAM,并已確認其可穩定動作。



        關鍵詞: 瑞薩電子 SRAM CMOS

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 龙井市| 高碑店市| 鹤峰县| 定结县| 昌乐县| 鞍山市| 会泽县| 全南县| 宁南县| 晋城| 洪泽县| 鄱阳县| 万源市| 宣威市| 北海市| 临沂市| 上犹县| 东辽县| 彭阳县| 蓬安县| 泸州市| 宁津县| 阿鲁科尔沁旗| 乐山市| 山东省| 讷河市| 深水埗区| 丰宁| 社旗县| 宣武区| 连州市| 柏乡县| 虞城县| 纳雍县| 北川| 武威市| 阿拉善左旗| 武夷山市| 襄城县| 沙坪坝区| 仁布县|