速度提升百倍 美科學家在4英寸基體上制成石墨薄膜

　　美國賓夕法尼亞州立大學光電材料中心(Electro-Optics Center Materials Division：EOC)的研究人員最近成功地在4英寸(100mm)大小的基體上制成了石墨薄膜，這種石墨薄膜是由碳原子組成的平面薄膜，薄膜的厚度極薄，只有1-2個碳原子的厚度，相比傳統外延生長出來的硅膜，石墨薄膜內部的碳原子組織結構能夠極大地提高電路的電性能，電路的運行速度可達硅電路 的100倍。

　　由于在硅基體上直接生成石墨薄膜時，很難保證薄膜內部碳原子結構的一致性，因此過去科學家制造石墨電路的方法一般是先在石墨薄片上制造電路，然后再將這些石墨薄片用特殊的方法粘合到基體上，人們把這種石墨電路形象地稱為壓片石墨(Flaked Graphene).不過這次EOC的科學家則使用了一種名為“硅升華”( silicon sublimation)的工藝技術，這種技術能將基體表面硅碳化合物中的硅元素移除，這樣便能直接在基體的表面生成一層純凈的石墨薄膜。

　　不過“硅升華”制造技術并不是EOC的首創，前人也曾經使用類似的技術制出過石墨薄膜，但EOC是首次在4英寸大小的基體上制出石墨薄膜的團體。除了這次使用的硅升華技術之外，EOC還在研制其它的石墨薄膜制造工藝，以便能夠將這些工藝應用到8英寸(200mm)基體上。