加入技術交流群
有這么一類信號，速率不算高，2400Mbps；結構不算復雜，點到點拓撲；驅動芯片驗證過沒問題，接收芯片還有片內端接，是的，乏味的DDR4數據信號。經過查板，PCB設計也沒毛病，大概沒有什么仿真的必要了吧？這個想法很合理，雷豹也這么想。
如果不是為了仿真報告的完整性，雷豹甚至都不愿去搭理。
不出意外的話……
仿真眼圖出來了，一切盡在掌握，濃眉大眼。
“魔鬼專找無聊的人”。百無聊賴的雷豹，想研究一下驅動芯片封裝寄生參數的影響。通常來講，芯片可以簡單的認為由裸片和封裝構成，封裝本身有一定的寄生參數，在芯片的IBIS模型中會以電阻R、電感L和電容C的形式給出。
為了方便對封裝寄生參數進行調整，雷豹通過仿真建模，把封裝參數從驅動芯片IBIS模型內部移了出來，簡簡單單的一個操作，結果讓他瞬間亞麻呆住：信號邊沿肉眼可見的衰減，眼圖塌方了！
那么，雷豹到底做了什么騷操作，會讓前后兩次的眼圖差異這么大呢？有圖有真相。
只是單純把芯片模型集成的封裝參數摳出來，放到芯片外部，按照雷豹的理解，并不會對信號的路徑參數產生任何影響，可結果偏偏這么不講理……
凌亂的雷豹只能求助師傅Chris，師傅露出邪魅一笑，讓雷豹把封裝外面的寄生參數拆一拆，多搭幾個模型再看看。
雖然覺得拆參數這事有點不靠譜，可是雷豹看到師傅一副成竹在胸的樣子，也就默然了。隨著封裝寄生參數拆分節數n的增加，塌方的眼圖居然慢慢支棱起來，恢復了原貌！
為什么會這樣？雷豹再次凌亂了……
他死死盯住拆分后的多節模型，總覺得似曾相識，卻又想不起來。Chris看到近乎魔怔的徒弟，也不賣關子了：傳輸線的集總電路模型！
芯片模型內部的封裝寄生參數其實可以理解為傳輸線的表征，仿真軟件讀取IBIS模型時也是識別為傳輸線的，而傳輸線本身的帶寬足夠高。但是，一旦把寄生參數移到芯片外部，就要關注傳輸線集總電路模型的節數與帶寬的關系了，Chris對此早有研究：《傳輸線的分布模型到底是啥？》。
像雷豹那樣直接把寄生參數移出去，相當于只有一節集總電路模型，節數不夠，帶寬大打折扣，信號邊沿大大衰減，眼圖可不就塌方了嘛。
最后，Chris意味深長的說：“沒有掉過坑，不足以聊仿真。順風別浪，因為你看到的只是仿真結果；逆風不慫，因為你將會理解內在邏輯。”
