xilinx-spartan 文章最新資訊

system generator入門(mén)筆記

system generator入門(mén)筆記-System Generator是Xilinx公司進(jìn)行數(shù)字信號(hào)處理開(kāi)發(fā)的一種設(shè)計(jì)工具，它通過(guò)將Xilinx開(kāi)發(fā)的一些模塊嵌入到Simulink的庫(kù)中，可以在Simulink中進(jìn)行定點(diǎn)仿真，可是設(shè)置定點(diǎn)信號(hào)的類(lèi)型，這樣就可以比較定點(diǎn)仿真與浮點(diǎn)仿真的區(qū)別。并且可以生成HDL文件，或者網(wǎng)表，可以再I(mǎi)SE中進(jìn)行調(diào)用。
關(guān)鍵字： Xilinx 賽靈思 Simulink

在FPGA開(kāi)發(fā)中盡量避免全局復(fù)位的使用？（1）

在FPGA開(kāi)發(fā)中盡量避免全局復(fù)位的使用？（1）-最近幾天讀了Xilinx網(wǎng)站上一個(gè)很有意思的白皮書(shū)（white paper，wp272.pdf），名字叫《Get Smart About Reset:Think Local, Not Global》，在此分享一下心得，包括以前設(shè)計(jì)中很少注意到的一些細(xì)節(jié)。
關(guān)鍵字： Xilinx 賽靈思

如何使用腳本對(duì)Xilinx FPGA編程

如何使用腳本對(duì)Xilinx FPGA編程-最近在做一個(gè)GUI的項(xiàng)目，想試著用FPGA實(shí)現(xiàn)一個(gè)簡(jiǎn)單的GUI。硬件基本模塊和整個(gè)硬件系統(tǒng)已經(jīng)完成設(shè)計(jì)，但是軟件程序上還處在調(diào)試階段，由于程序比較大，F(xiàn)PGA內(nèi)部的BRAM已經(jīng)完全不夠用了，只能將運(yùn)行的程序放到DDR DRAM中
關(guān)鍵字： GUI FPGA Xilinx

7 50T 入門(mén)級(jí)FPGA評(píng)估套件上手評(píng)測(cè)

7 50T 入門(mén)級(jí)FPGA評(píng)估套件上手評(píng)測(cè)-FPGA即現(xiàn)場(chǎng)可編程門(mén)陣列，屬于可編程邏輯器件的一種。隨著工藝的進(jìn)步和EDA設(shè)計(jì)工具的不斷發(fā)展，F(xiàn)PGA的門(mén)檻（學(xué)習(xí)成本和價(jià)格成本）也越來(lái)越低，目前已經(jīng)成為實(shí)現(xiàn)數(shù)字系統(tǒng)的主流平臺(tái)之一。
關(guān)鍵字： FPGA 可編程邏輯 Xilinx

參考時(shí)鐘對(duì)SERDES性能的影響

參考時(shí)鐘對(duì)SERDES性能的影響-我們知道，SERDES對(duì)參考時(shí)鐘有嚴(yán)格的相位噪聲性能要求。通常，SERDES供應(yīng)商會(huì)根據(jù)其SERDES采用的PLL以及CDR架構(gòu)特點(diǎn)，以及性能數(shù)據(jù)，提出對(duì)參考時(shí)鐘的相位噪聲的具體要求。
關(guān)鍵字： SERDES 參考時(shí)鐘 XILINX

骨灰級(jí)音響發(fā)燒友如何打造隨身DAC兼耳擴(kuò)？

骨灰級(jí)音響發(fā)燒友如何打造隨身DAC兼耳擴(kuò)？-Chord電子產(chǎn)品Hugo，一種專(zhuān)為骨灰級(jí)音響發(fā)燒友打造的電池供電的隨身DAC兼耳擴(kuò)，使用賽靈思 Spartan-6 FPGA.(使用了1/2的單元)實(shí)現(xiàn)了一個(gè)32位、26K抽頭的WTA插值濾波器，為音樂(lè)愛(ài)好者創(chuàng)建了通往音樂(lè)天堂的階梯。
關(guān)鍵字： Spartan-6 Chord Hugo

詳細(xì)解讀Zynq的三種啟動(dòng)方式(JTAG,SD,QSPI)

詳細(xì)解讀Zynq的三種啟動(dòng)方式(JTAG,SD,QSPI)-本文介紹zynq上三種方式啟動(dòng)文件的生成和注意事項(xiàng)，包括只用片上RAM（OCM）和使用DDR3兩種情況。 JTAG方式 JTAG方式是調(diào)試中最常用的方式，在SDK中在“Project Explorer”窗口工程上右鍵->Debug As->Debug Configurations可以看到以下窗口首次打開(kāi)左邊窗口中Xilinx C/C++ application(GDB)下沒(méi)有子項(xiàng)，這時(shí)雙擊Xilinx C/C++ application(GD
關(guān)鍵字： Xilinx RAM

FPGA的過(guò)去，現(xiàn)在和未來(lái)

FPGA的過(guò)去，現(xiàn)在和未來(lái)-自Xilinx在1984年創(chuàng)造出FPGA以來(lái)，這種可編程邏輯器件憑借性能、上市時(shí)間、成本、穩(wěn)定性和長(zhǎng)期維護(hù)方面的優(yōu)勢(shì)，在通信、醫(yī)療、工控和安防等領(lǐng)域占有一席之地，在過(guò)去幾年也有極高的增長(zhǎng)率。而進(jìn)入了最近兩年，由于云計(jì)算、高性能計(jì)算和人工智能的繁榮，擁有先天優(yōu)勢(shì)的FPGA的關(guān)注度更是到達(dá)了前所未有的高度。本文從基礎(chǔ)出發(fā)談及FPGA的過(guò)去、現(xiàn)在與未來(lái)。
關(guān)鍵字： fpga xilinx 英特爾

System generator如何與MATLAB進(jìn)行匹配？

System generator如何與MATLAB進(jìn)行匹配？-system generator是xilinx公司的系統(tǒng)級(jí)建模工具，它是擴(kuò)展mathworks公司的MATLAB下面的simulink平臺(tái)，添加了XILINX FPGA專(zhuān)用的一些模塊。加速簡(jiǎn)化了FPGA的DSP系統(tǒng)級(jí)硬件設(shè)計(jì)。
關(guān)鍵字： xilinx 賽靈思 MATLAB

ZYNQ器件的啟動(dòng)配置方法

ZYNQ器件的啟動(dòng)配置方法-無(wú)任是用CPU作為系統(tǒng)的主要器件，還是用FPGA作為系統(tǒng)的主要器件，系統(tǒng)設(shè)計(jì)中首先要考慮到的問(wèn)題就是處理器的啟動(dòng)加載問(wèn)題。
關(guān)鍵字： FPGA XILINX 賽靈思

關(guān)于高阻態(tài)和OOC（out of context）綜合方式

關(guān)于高阻態(tài)和OOC（out of context）綜合方式-Xilinx Vivado工具支持僅將系統(tǒng)設(shè)計(jì)的一部分進(jìn)行綜合，即OOC（out of context）綜合方式。OOC綜合方式的流程就是將設(shè)計(jì)的某個(gè)模塊單獨(dú)完成綜合操作，這會(huì)帶來(lái)如下可能性
關(guān)鍵字：高阻態(tài) OOC Xilinx

Xilinx RFSoC開(kāi)始發(fā)貨，5G與Remote-PHY等應(yīng)用將全面加速

　　RFSoC正式發(fā)貨　　2017年10月9日，All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx)宣布其 Zynq UltraScale+ RFSoC 系列開(kāi)始發(fā)貨，該系列通過(guò)一個(gè)突破性的架構(gòu)將 RF 信號(hào)鏈集成在一個(gè)單芯片SoC 中，從而為 5G 無(wú)線(xiàn)、有線(xiàn) Remote-PHY 及其它應(yīng)用的加速實(shí)現(xiàn)提供了可能。　　實(shí)際上，今年2月Xilinx已經(jīng)預(yù)發(fā)布
關(guān)鍵字： Xilinx RFSoC

Xilinx宣布集成RF信號(hào)鏈的Zynq UltraScale+ RFSoC系列開(kāi)始發(fā)貨，全面加速5G無(wú)線(xiàn)、有線(xiàn)Remote-PHY及其它應(yīng)用

　　All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.，(NASDAQ:XLNX))今天宣布其Zynq UltraScale+ RFSoC系列開(kāi)始發(fā)貨，該系列是通過(guò)一個(gè)突破性的架構(gòu)將RF信號(hào)鏈集成在一個(gè)單芯片SoC中，致力于加速5G無(wú)線(xiàn)、有線(xiàn)Remote-PHY及其它應(yīng)用的實(shí)現(xiàn)。基于16nm UltraScale+ MPSoC架構(gòu)的All Programmable RFSoC在單芯片上
關(guān)鍵字： Xilinx 5G

Xilinx、Arm、Cadence和臺(tái)積公司共同宣布全球首款采用7納米工藝的CCIX測(cè)試芯片

　　賽靈思、Arm、Cadence和臺(tái)積公司今日宣布一項(xiàng)合作，將共同構(gòu)建首款基于臺(tái)積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測(cè)試芯片，并計(jì)劃在2018年交付。這一測(cè)試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實(shí)現(xiàn)一致性互聯(lián)。　　關(guān)于CCIX　　出于功耗及空間方面的考慮，在數(shù)據(jù)中心內(nèi)對(duì)應(yīng)用進(jìn)行加速的需求日益增長(zhǎng)，諸如大數(shù)據(jù)分析、搜索、機(jī)器學(xué)習(xí)、4G/5G無(wú)線(xiàn)、內(nèi)存內(nèi)數(shù)據(jù)處理、視頻分析及網(wǎng)絡(luò)處理等應(yīng)用，都已受益于可在多個(gè)系統(tǒng)部件中無(wú)縫移動(dòng)
關(guān)鍵字： Xilinx Arm

Xilinx、ARM、Cadence和臺(tái)積電構(gòu)建全球首款7納米CCIX測(cè)試芯片

　　賽靈思、Arm、Cadence和臺(tái)積公司今日宣布一項(xiàng)合作，將共同構(gòu)建首款基于臺(tái)積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測(cè)試芯片，并計(jì)劃在2018年交付。這一測(cè)試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實(shí)現(xiàn)一致性互聯(lián)。　　出于功耗及空間方面的考慮，在數(shù)據(jù)中心內(nèi)對(duì)應(yīng)用進(jìn)行加速的需求日益增長(zhǎng)，諸如大數(shù)據(jù)分析、搜索、機(jī)器學(xué)習(xí)、4G/5G無(wú)線(xiàn)、內(nèi)存內(nèi)數(shù)據(jù)處理、視頻分析及網(wǎng)絡(luò)處理等應(yīng)用，都已受益于可在多個(gè)系統(tǒng)部件中無(wú)縫移動(dòng)數(shù)據(jù)的加速器引擎。CC
關(guān)鍵字： Xilinx 臺(tái)積電