輕量化TCP/IP（lwIP）堆棧是TCP/IP協議的精簡實作，專門設計用來縮減RAM內存的使用量，這使其非常適合用在嵌入式系統。它提供三種獨特的應用程序編程接口（API）:? 未封裝的低階API? 負責網絡通訊的高階 API? BSD 風格的socket套接字 API本文專注探討使用未封裝API接口的范例。運用未封裝API建置callback回調函數的應用程序會由核心事件觸發。盡管未封裝API較socket套接字API更為復雜，但由于其處理負荷（overhead）較低，因此能提供高出許多的吞吐量。接著將
關鍵字：
lwIP TCP/IP 堆棧整合 嵌入式應用 ADI
作為國產IC設計產業鏈中不可或缺的一環，國產IP授權廠商的不斷涌現能夠非常有效地提升國產IC設計產業的整體技術實力和行業競爭力。在ICCAD 2024上，5家領先的國產IP授權企業先后亮相，芯原微電子創始人、董事長兼總裁戴偉民，芯來科技創始人胡振波，銳成芯微CEO沈莉，奎芯科技聯合創始人唐睿以及芯耀輝副總裁何瑞靈分別帶來關于國產IP授權業務發展的介紹，為眾多國內IC設計企業提供了開發高性能IC設計的技術底座。 作為一家成立不到五年的IP領軍企業，芯耀輝專注于先進半導體IP研發和服務，憑借強大的自主研發能力
關鍵字：
芯耀輝 IP 路徑依賴
摘要：●? ?新思科技超以太網IP解決方案將提供高達1.6 Tbps的帶寬，可連接多達一百萬個端點。●? ?新思科技UALink IP解決方案將提供每通道高達200 Gbps的吞吐量，連接多達 1024 個加速器。●? ?全新超以太網和UALink IP是基于新思科技業界領先的以太網和PCIe IP研發的，這些 IP 共同實現了5000多例成功的客戶流片。●? ?AMD、Astera Labs、Juniper Networks
關鍵字：
新思科技 大規模AI加速器集群 超以太網 UALink IP
芯原股份近日宣布推出全新Vitality架構的圖形處理器（GPU）IP系列，具備高性能計算能力，廣泛適用于云游戲、AI PC、獨立顯卡和集成顯卡等應用領域。芯原新一代Vitality GPU架構顯著提升了計算性能，并支持多核擴展，以進一步提升性能。該GPU架構集成了諸多先進功能，如一個可配置的張量計算核心（Tensor Core）AI加速器和一個32MB至64MB的三級（L3）緩存，提供強大的處理能力和出色的能效表現。此外，Vitality架構可單核支持多達128路云游戲，滿足高并發和高畫質的云端娛樂需求
關鍵字：
芯原 Vitality架構 GPU IP
無論是在出貨量巨大的消費電子市場，還是針對特定應用的細分芯片市場，差異化芯片設計帶來的定制化需求也在芯片設計行業中不斷凸顯，同時也成為了芯片設計企業實現更強競爭力和更高毛利的重要模式。所以，當您在為下一代SoC、ASIC或FPGA項目采購設計IP，或者尋求更適合的驗證解決方案（VIP），以便更快更好地完成您的芯片設計項目的時候，SmartDV都可以快速且可靠地在其多元化的產品組合之上進行IP定制，以滿足您期待的差異化設計需求。當大型IP供應商將其客戶鎖定在使用商品化的通用內核時，SmartDV就已經提供了
關鍵字：
IP Your Way SmartDV 定制IP
隨著遠程計算、物聯網和云計算的蓬勃發展，數據中心成為現代社會運營的核心基礎設施。為了應對日益增長的計算需求，確保IT系統的高可用性和持續運行成為各行業的迫切任務。浩亭與開放計算項目（OCP）緊密合作，推出了符合OCP第三版Open Rack V3（ORV3）標準的Han??ORV3連接器，為全球數據中心提供了一種創新、高效、可持續的連接解決方案。提升能效，降低碳足跡Han??ORV3連接器專為數據中心設計，能夠顯著提高電力傳輸的效率，同時滿足OCP提出的高能效要求。隨著數據中心規模的擴
關鍵字：
浩亭 開放計算項目 OCP 高能效連接
進入2024年，全球RISC-V社群在技術和應用兩個方向上都在加快發展，中國國內的RISC-V CPU IP提供商也在內核性能和應用擴展方面取得突破。從幾周前在杭州舉行的2024年RISC-V中國峰會以及其他行業活動和廠商活動中，可以清楚地看到這一趨勢。作為全球領先的IP供應商，SmartDV也從其中國的客戶和志趣相投的RISC-V CPU IP供應商那里獲得了一些建議和垂詢，希望和我們建立伙伴關系攜手在AI時代共同推動芯片產業繼續高速發展。SmartDV也看到了這一新的浪潮。上一次在行業慶祝RISC-V
關鍵字：
智權 SmartDV RISC-V CPU IP
本系列文章從數字芯片設計項目技術總監的角度出發，介紹了如何將芯片的產品定義與設計和驗證規劃進行結合，詳細講述了在FPGA上使用IP核來開發ASIC原型項目時，必須認真考慮的一些問題。文章從介紹使用預先定制功能即IP核的必要性開始，通過闡述開發ASIC原型設計時需要考慮到的IP核相關因素，用八個重要主題詳細分享了利用ASIC IP來在FPGA上開發原型驗證系統設計時需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進行原型設計時需要立即想到哪些基本概念、在將專為ASIC技術而設計的I
關鍵字：
ASIC IP FPGA SmartDV
摘要：●? ?新思科技ARC HS4xFS處理器IP和新思科技IP開發流程均通過獨立審計機構SGS-T?V Saar的ISO/SAE 21434認證。●? ?獲得ISO/SAE 21434認證可應對不斷變化的網絡安全威脅，有助于在整個生命周期內為汽車系統提供長期的安全性與可靠性。●? ?經過安全風險分析（SRA）認證的新思科技ARC HS4xFS處理器IP助力開發者能夠以安全的方式將IP集成到系統中，從而滿足ISO/SAE 21434要求。●&n
關鍵字：
新思科技 ISO/SAE 21434 網絡安全合規認證 IP 汽車安全
2024開放計算中國峰會（OCP China Day 2024）于今日在北京拉開帷幕。全球領先的綜合電子元器件制造商村田中國（以下簡稱“村田”）攜多款高效節能產品及解決方案亮相峰會，并榮獲OCP頒發的“開放計算最佳創新獎”，村田始終致力于以創新技術和高品質產品助力行業解決不斷增長的電源管理需求。根據國際能源署的估算，數據中心的用電量目前占全球電力消耗的1.5%至2%，預計到2030年這一比例將上升至4%。作為數據中心供電系統的核心，服務器電源功率和穩定性標準也將隨著AI的快速發展進一步提升。村田認為AI的
關鍵字：
村田中國 OCP China Day 開放計算中國峰會
本系列文章從數字芯片設計項目技術總監的角度出發，介紹了如何將芯片的產品定義與設計和驗證規劃進行結合，詳細講述了在FPGA上使用IP核來開發ASIC原型項目時，必須認真考慮的一些問題。文章從介紹使用預先定制功能即IP核的必要性開始，通過闡述開發ASIC原型設計時需要考慮到的IP核相關因素，用八個重要主題詳細分享了利用ASIC所用IP來在FPGA上開發原型驗證系統設計時需要考量的因素。在上篇文章中，我們介紹了將ASIC IP移植到FPGA原型平臺上的必要性，并對原型設計中各種考量因素進行了總體概述，分析開發A
關鍵字：
ASIC IP FPGA SmartDV
一站式定制芯片及IP供應商——燦芯半導體（上海）股份有限公司近日宣布成功研發出一款通用高性能小數分頻鎖相環（fractional-N PLL） IP，支持24bits高精度小數分頻，最高輸出頻率4.5Ghz，另外還支持擴頻時鐘（SSC）功能，可以為客戶提供多功能的小數分頻 PLL解決方案。PLL電路一般用于產生輸出頻率，輸出頻率值與PLL的參考輸入頻率呈倍數關系。小數分頻PLL通過頻率乘法比例的小數值，實現更精確的輸出頻率控制，從而提供更高精度和準確度的輸出頻率。SSC發生器是在一定頻率范圍內調制時鐘信號
關鍵字：
燦芯半導體 小數分頻 鎖相環 IP
半導體制程進入2奈米，擷發科技董事長楊健盟指出，IC設計難度陡增，未來硅智財、ASIC角色將更加吃重，協助IC設計以SoC方式因應AI新世代。楊健盟分析，過往IDM分拆晶圓代工之典范，將在IC設計上發生，AI時代IC設計大者恒大趨勢成形。 擷發科技已獲國際芯片大廠AI芯片外包訂單，楊健盟認為，現在芯片晶體管動輒百億個，考驗IC設計業者研發量能。大量采用基礎、接口IP使研發能力更能專注前段設計，海外大廠甚至將后段交由ASIC業者，未來倚重IP、ASIC趨勢只會更加明顯。中國臺灣半導體產業鏈在邏輯先進制程、先
關鍵字：
IC設計 IP ASIC
根據Technavio的報告，全球半導體知識產權（IP）市場規模預計將在2024年至2028年間增長27.1億美元。預計在預測期內，市場的復合年增長率（CAGR）將超過7.47%。復雜芯片設計和多核技術的使用推動了市場的增長，同時納米光子集成電路（ICs）的出現也是一大趨勢。然而，半導體IP的重復使用構成了一項挑戰。主要市場參與者包括Achronix Semiconductor Corp.、Advanced Micro Devices Inc.、Alphawave IP Group plc、Arm Ltd
關鍵字：
半導體知識產權 IP
芯片設計公司Arm今日發布了針對旗艦智能手機的新一代CPU和GPU IP（設計方案）：Cortex-X925 CPU、Immortalis G925 GPU。新產品均使用了其最新的Armv9架構，基于臺積電3nm制程工藝方案，針對終端設備在AI應用上的性能進行設計優化。此外還將提供軟件工具，讓開發人員更容易在采用Arm架構的芯片上運行生成式AI聊天機器人和其他AI代碼。預計搭載最新內核設計的手機將于2024年底上市。據官方介紹，新的CPU與GPU IP是目前旗下同類產品中性能最強的一代，新CPU性能提升3
關鍵字：
arm CPU GPU IP 3nm
ocp-ip介紹
開放式內核協議國際同盟(OCP-IP)是一個獨立、非營利的半導體工業聯盟，致力于扶持、促進和提高開放式內核協議的管理。
OCP是第一套為半導體知識產權內核提供的全面支持，公開授權，廣泛的接口插件。OCP－IP的使命是為SOC產品設計常見的IP復用問題提供設計，驗證和測試。
OCP-IP通過在系統級集成上倡導IP核重用，為SoC設計減少設計時間，風險和制造成本。
OCP-IP由會員年費支持，會 [
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473