首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> mcu-fpga

        mcu-fpga 文章 最新資訊

        FPGA最小系統之:實例1 在Altera的FPGA開發板上運行第一個FPGA程序

        • 本節旨在通過給定的工程實例——“蜂鳴器播放梁祝音樂”來熟悉Altera Quartus II軟件的基本操作、設計、編譯及仿真流程。同時使用基于Altera FPGA的開發板將該實例進行下載驗證,完成工程設計的硬件實現,熟悉Altera FPGA開發板的使用及配置方式。
        • 關鍵字: Cyclone  Altera  FPGA  QuartusII  FPGA最小系統  

        FPGA最小系統之:硬件系統的調試方法

        • 隨著FPGA芯片的密度和性能不斷提高,調試的復雜程度也越來越高。BGA封裝的大量使用更增加了板子調試的難度。所以在調試FPGA電路時要遵循一定的原則和技巧,才能減少調試時間,避免誤操作損壞電路。
        • 關鍵字: BGA封裝  ASRAM  FPGA  QuartusII  FPGA最小系統  

        FPGA最小系統之:硬件系統的設計技巧

        • FPGA的硬件設計不同于DSP和ARM系統,比較靈活和自由。只要設計好專用管腳的電路,通用I/O的連接可以自己定義。因此,FPGA的電路設計中會有一些特殊的技巧可以參考。
        • 關鍵字: EP1C6Q240  Altera  EP1C12Q240  FPGA  SDRAM  FPGA最小系統  

        FPGA最小系統之:最小系統電路分析

        • FPGA的管腳主要包括:用戶I/O(User I/O)、配置管腳、電源、時鐘及特殊應用管腳等。其中有些管腳可有多種用途,所以在設計FPGA電路之前,需要認真的閱讀相應FPGA的芯片手冊。
        • 關鍵字: Cyclone  Altera  Flash  FPGA  CPLD  SDRAM  FPGA最小系統  

        基于Xilinx FPGA的嵌入式Linux設計流程

        • 結合FPGA和Linux雙方優勢,可以很好地滿足嵌入式系統設計需求,量體裁衣,去除冗余。本文給出了一種基于Xilinx FPGA的嵌入式Linux操作系統解決方案。
        • 關鍵字: 操作系統加載  Linux  FPGA  

        FPGA跨時鐘域異步時鐘設計的幾種同步策略

        • 實際的工程中,純粹單時鐘系統設計的情況很少,特別是設計模塊與外圍芯片的通信中,跨時鐘域的情況經常不可避免。如果對跨時鐘域帶來的亞穩態、采樣丟失、潛在邏輯錯誤等等一系列問題處理不當,將導致系統無法運行。本文總結出了幾種同步策略來解決跨時鐘域問題。
        • 關鍵字: 跨時鐘域  同步時序  FPGA  

        基于SPI Flash實現FPGA的復用配置

        • SPI(Serial Peripheral Interface,串行外圍設備接口)是一種高速、全雙工、同步的通信總線,在芯片的引腳上只占用4根線,不僅節約了芯片的引腳,同時在PCB的布局上還節省空間。正是出于這種簡單、易用的特性,現在越來越多的芯片集成了這種通信協議。
        • 關鍵字: 復用編程  SPIFlash  FPGA  

        基于FPGA的數字化變電站計量儀表研究與設計

        • 提出一種基于IEC61850和SoPC的數字化變電站計量儀表設計方案。在DE2—70開發板的基礎上,首先依據IEC61850標準對數字化變電站計量儀表進行了總體設計;其次對基于FPGA的電量參數算法進行了研究;最后完成了光纖通信電路、快速以太網接口電路、雙軟核SoPC系統等硬件電路的設計。基于FPGA的數字化變電站計量儀表設計方案具有設計
        • 關鍵字: 數字化變電站  SOPC  FPGA  

        利用FPGA的M4K作為移位寄存器的邏輯分析儀設計

        • 采用Altera公司的Cyclone系列EPlC3T144C8作為控制芯片,QuartusⅡ為軟件平臺,用硬件描速語言設計了一個具有變頻采樣時鐘和16路采樣通道,基于VGA顯示的邏輯分析僅.該設計方案利用FPGA內部的M4K決作為移位寄存器不斷地進行讀進數據的方式,提高了工作速度、性能穩定性以及分析的范圍和質量。該邏輯分析儀實現簡單,價格低,具有較高的使用價值。
        • 關鍵字: 采樣模式  邏輯分析儀  FPGA  

        基于FPGA的生物電阻抗成像系統設計

        • 根據電阻抗斷層成像技術要求,設計了以Spartan3E系列XC3S500E FPGA為核心的16電極生物電阻抗成像系統,系統嵌入8 bit微處理器PicoBlaze實現邏輯控制并產生激勵信號實現高速A/D采集及實現數字解調,通過RS232將采集數據傳輸到PC機,重建人體內部的電阻率分布或其變化圖像。為廣泛應用研究電阻抗斷層成像技術提供一種
        • 關鍵字: Spartan3E  生物電阻抗成像系統  FPGA  

        基于FPGA的VLIW微處理器的設計與實現

        • 超長指令字VLIW微處理器架構采用了先進的清晰并行指令設計。VLIW微處理器的最大優點是簡化了處理器的結構,刪除了處理器內部許多復雜的控制電路,它能從應用程序中提取高度并行的指令數據,并把這些機器指
        • 關鍵字: VLIW微處理器  并行指令控制  FPGA  

        FPGA的雙緩沖模式PCI Express總線設計

        • 介紹了軟件無線電平臺中基于FPGA的雙緩沖模式PCI Express(PCIE)總線的設計與實現。設計了基于Xilinx Virtex6 FPGA的通用軟件無線電平臺,開發了基于Linux系統的驅動程序和PCIE硬核的DMA控制器。雙緩沖提高了數據傳輸速度,節約了硬件資源。測試結果顯示,該系統工作穩定可靠,讀寫速度可達402 MB/s。
        • 關鍵字: PCIExpress總線  雙緩沖模式  FPGA  

        基于FPGA的模糊控制交通燈控制方案設計

        • 針對目前交叉路口交通控制信號燈的綠信比固定不變的問題,提出一種模糊控制的方案。根據當前相位的車流量和當前相位與下一相位車流量之差,實時控制相位綠信比,縮減車輛在交叉路口的排隊長度。綠信比可在FPGA上模擬實現,采用EElements ISE Development Kit開發套件,使用ISE10.1軟件設計工具,對上述控制方案進行仿真。
        • 關鍵字: 模糊控制  交通燈控制方案  FPGA  

        基于FPGA的PUSCH信道估計仿真與實現

        • 基于最小平方 (LS) 算法,利用FPGA實現了一種適用于TD-LTE系統的上行信道估計算法。主要研究了如何利用FPGA實現LS算法,包括算法的介紹、方案的形成、FPGA實現的處理流程、FPGA實現結果及分析。以Virtex-5芯片為硬件平臺,完成了仿真、綜合、板級驗證等工作。實現結果表明,該信道估計算法應用到TD-LTE系統具有良好的穩
        • 關鍵字: PUSCH  信道估計仿真  FPGA  

        FPGA設計系統時鐘的影響因素及其分析

        • 時鐘是整個電路最重要、最特殊的信號,系統內大部分器件的動作都是在時鐘的跳變沿上進行, 這就要求時鐘信號時延差要非常小, 否則就可能造成時序邏輯狀態出錯;因而明確FPGA設計中決定系統時鐘的因素,盡量較小時鐘的延時對保證設計的穩定性有非常重要的意義。
        • 關鍵字: 信號時延  系統時鐘  FPGA  
        共9998條 134/667 |‹ « 132 133 134 135 136 137 138 139 140 141 » ›|
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 东兴市| 宜丰县| 图木舒克市| 开江县| 集贤县| 安塞县| 颍上县| 墨脱县| 江华| 宁晋县| 枣阳市| 阳东县| 永善县| 石渠县| 开阳县| 曲松县| 电白县| 孝感市| 东宁县| 根河市| 筠连县| 无棣县| 磐安县| 玉树县| 武城县| 通化县| 双柏县| 岳西县| 湟源县| 建宁县| 广河县| 铜陵市| 德庆县| 峨山| 商都县| 玉环县| 蒙自县| 哈密市| 芜湖县| 邵阳市| 张家界市|