fsp:fpga-pcb 文章最新資訊

用單片機(jī)實(shí)現(xiàn)SRAM工藝FPGA的加密應(yīng)用

在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進(jìn)行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進(jìn)行克隆設(shè)計(jì)。因此，在關(guān)鍵、核心設(shè)備中，必須采用加密技術(shù)保護(hù)設(shè)計(jì)者的知識(shí)產(chǎn)權(quán)。 1　基于SRAM工藝FPGA的保密性問題　　通常，采用SRAM工藝的FPGA芯片的的配置方法主要有三種：由計(jì)算機(jī)通過下載電纜配置、用專用配置芯片（如Altera公司的EPCX系列芯片）配置、采用存儲(chǔ)器
關(guān)鍵字： FPGA SRAM 單片機(jī) 加密嵌入式系統(tǒng) 存儲(chǔ)器

射頻電路板設(shè)計(jì)技巧

成功的RF設(shè)計(jì)必須仔細(xì)注意整個(gè)設(shè)計(jì)過程中每個(gè)步驟及每個(gè)細(xì)節(jié)，這意味著必須在設(shè)計(jì)開始階段就要進(jìn)行徹底的、仔細(xì)的規(guī)劃，并對每個(gè)設(shè)計(jì)步驟的進(jìn)展進(jìn)行全面持續(xù)的評估。而這種細(xì)致的設(shè)計(jì)技巧正是國內(nèi)大多數(shù)電子企業(yè)文化所欠缺的。近幾年來，由于藍(lán)牙設(shè)備、無線局域網(wǎng)絡(luò)(WLAN)設(shè)備，和移動(dòng)電話的需求與成長，促使業(yè)者越來越關(guān)注RF電路設(shè)計(jì)的技巧。從過去到現(xiàn)在，RF電路板設(shè)計(jì)如同電磁干擾(EMI)問題一樣，一直是工程師們最難掌控的部份，甚至是夢魘。若想要一次就設(shè)計(jì)成功，必須事先仔細(xì)規(guī)劃和注重細(xì)節(jié)才能奏效。射頻(RF)電路板設(shè)計(jì)
關(guān)鍵字：設(shè)計(jì) 射頻電路 PCB 電路板

賽靈思VIRTEX-5 成為全球首個(gè)通過所有v1.1標(biāo)準(zhǔn)測試的FPGA

通過PCI EXPRESS兼容性測試 - 賽靈思VIRTEX-5 成為全球首個(gè)通過所有v1.1標(biāo)準(zhǔn)測試的FPGA 經(jīng)驗(yàn)證的解決方案使用戶可快速采用業(yè)界速度最快的、內(nèi)建低功耗PCI Express 端點(diǎn)模塊和串行收發(fā)器的65nm FPGA 靈思公司( Xilinx, Inc. (NASDAQ: XLNX))宣布其Virtex™-5&nbs
關(guān)鍵字： FPGA v1.1標(biāo)準(zhǔn)測試單片機(jī) 嵌入式系統(tǒng) 賽靈思VIRTEX-5

賽靈思最新版ISE大幅縮短FPGA設(shè)計(jì)周期

賽靈思公司（Xilinx, Inc.）推出業(yè)界應(yīng)用最廣泛的集成軟件環(huán)境（ISE）設(shè)計(jì)套件的最新版本ISE 9.1i。新版本專門為滿足業(yè)界當(dāng)前面臨的主要設(shè)計(jì)挑戰(zhàn)而優(yōu)化，這些挑戰(zhàn)包括時(shí)序收斂、設(shè)計(jì)人員生產(chǎn)力和設(shè)計(jì)功耗。除了運(yùn)行速度提高2.5倍以外，ISE 9.1i還新采用了SmartCompile 技術(shù)，因而可在確保設(shè)計(jì)中未變更部分實(shí)施結(jié)果的同時(shí)，將硬件實(shí)現(xiàn)的速度再提高多達(dá)6倍。同時(shí)，ISE 9.1i 還優(yōu)化了其最新65nm Virtex-
關(guān)鍵字： FPGA ISE 單片機(jī) 嵌入式系統(tǒng) 賽靈思

以太網(wǎng)到多路E1適配電路設(shè)計(jì)及FPGA實(shí)現(xiàn)

伴隨著Internet的迅速發(fā)展，IP已經(jīng)成為綜合業(yè)務(wù)通信的首選協(xié)議，其承載的信息量也在成倍增長，如何利用現(xiàn)有的電信資源組建寬帶IP網(wǎng)絡(luò)是近年來研究的熱點(diǎn)。目前，比較成熟的技術(shù)主要有IP over SDH(POS)和IP over ATM（POA）。POS將IP包直接裝入SDH的虛容器中，通道開銷少、實(shí)現(xiàn)簡單，具有自動(dòng)保護(hù)切換功能；POA的復(fù)接過程比較復(fù)雜，可以通過高系統(tǒng)開銷提供較好的服務(wù)質(zhì)量保證（QOS）。從目前的市場看，各大通信設(shè)備商都推出了基于POS/POA的產(chǎn)品，但總體成本較高，主要面向的是一些高
關(guān)鍵字： E1 FPGA 單片機(jī) 嵌入式系統(tǒng) 適配電路通訊網(wǎng)絡(luò) 無線

FPGA:來日方長顯身手--專訪Altera總裁兼CEO John Daane

Altera是一個(gè)團(tuán)結(jié)緊密的團(tuán)體，每一個(gè)成員都有共同的堅(jiān)定的信念和為此信念?yuàn)^斗不息的激情。我從John Daane身上也看到這一點(diǎn)。Daane是一位年輕的CEO，在加入Altera之前，他在LSI Logic公司工作了15年，負(fù)責(zé)ASIC技術(shù)的研發(fā)。這又是他們的一個(gè)共同特點(diǎn)，這些投身FPGA事業(yè)的人物，幾乎都曾是ASIC行業(yè)的專家。看來他們的確是一群志同道合的人，在若干年前看到FPGA行業(yè)發(fā)展的大好前景，所以聚到一起來了。如果現(xiàn)在讓我歷
關(guān)鍵字： FPGA

DVB-C解交織器的FPGA實(shí)現(xiàn)

卷積交織和解交織原理簡介在DVB-C系統(tǒng)當(dāng)中，實(shí)際信道中的突發(fā)錯(cuò)誤往往是由脈沖干擾、多徑衰落引起的，在統(tǒng)計(jì)上是相關(guān)的，所以一旦出現(xiàn)不能糾正的錯(cuò)誤時(shí)，這種錯(cuò)誤將連續(xù)存在。因此在DVB-C系統(tǒng)里，采用了卷積交織來解決這種問題。它以一定規(guī)律擾亂源符號(hào)數(shù)據(jù)的時(shí)間順序，使其相關(guān)性減弱，然后將其送入信道，解交織器按相反規(guī)律恢復(fù)出源符號(hào)數(shù)據(jù)。 DVB-C的卷積交織和解交織原理為：交織由I=12(I為交織深度)個(gè)分支構(gòu)成。每個(gè)分支的延時(shí)逐漸遞增，遞增的單元數(shù)M=n/I=204/12=17(M為交織基數(shù))。這里的
關(guān)鍵字： DVB-C FPGA 單片機(jī) 嵌入式系統(tǒng)

印刷電路板術(shù)語

印刷電路板術(shù)語此信息資料已上傳至我們的FTP，請點(diǎn)擊以下鏈接進(jìn)入下載頁面點(diǎn)擊此處進(jìn)入下載頁面
關(guān)鍵字： PCB PCB 電路板

射頻電路板設(shè)計(jì)技巧

射頻電路板設(shè)計(jì)技巧點(diǎn)擊下面鏈接進(jìn)入下在頁面點(diǎn)擊此處進(jìn)入下載頁面
關(guān)鍵字：射頻電路 PCB 電路板

高速PCB設(shè)計(jì)電容的應(yīng)用

點(diǎn)擊此處進(jìn)入下載頁面
關(guān)鍵字： PCB 電容 PCB 電路板

高速PCB設(shè)計(jì)技術(shù)(中文)

點(diǎn)擊此處進(jìn)入下載頁面
關(guān)鍵字： PCB PCB 電路板

PCB設(shè)計(jì)規(guī)范

點(diǎn)擊此處進(jìn)入下載頁面
關(guān)鍵字： PCB PCB 電路板

PCB繪圖總結(jié)

1，布局/布線，對電氣性能的影響經(jīng)常都會(huì)從有關(guān)電子的書中看到這樣的說法“數(shù)字地線與模擬地線要分開”。布過板的人都知道，這在實(shí)際操作上有一定的難度。　　要布出更好的板，首先您得對您所使用的IC有個(gè)電氣方面的了解，有哪些引腳會(huì)產(chǎn)生高次諧波（數(shù)字信號(hào)或開關(guān)量方波信號(hào)的上升/下降沿），哪些引腳易感應(yīng)電磁于擾，IC內(nèi)部的信號(hào)方框圖（信號(hào)處理單元方塊圖）有助我們的了解。整機(jī)布局是決定電氣性能的首要條件，而板間的布局更多的考慮是IC間的信號(hào)/數(shù)據(jù)的走向或流程，大原則是易產(chǎn)生電磁幅射的靠近電源部分；弱信號(hào)處
關(guān)鍵字： PCB繪圖總結(jié) PCB 電路板

PCB設(shè)計(jì)的一些小事情(1)

雞毛蒜皮之一：成本節(jié)約　　現(xiàn)象一：這些拉高/拉低的電阻用多大的阻值關(guān)系不大，就選個(gè)整數(shù)5K吧點(diǎn)評：市場上不存在5K的阻值，最接近的是4.99K（精度1%），其次是5.1K（精度5%），其成本分別比精度為20%的4.7K高4倍和2倍。20%精度的電阻阻值只有1、1.5、2.2、3.3、4.7、6.8幾個(gè)類別（含10的整數(shù)倍）；類似地，20%精度的電容也只有以上幾種值，如果選了其它的值就必須使用更高的精度，成本就翻了幾倍，卻不能帶來任何好處。　　現(xiàn)象二：面板上
關(guān)鍵字： PCB設(shè)計(jì) PCB 電路板

PCB設(shè)計(jì)的一些小事情(2)

膠片尺寸收縮原因分析　　今日電路板對尺寸穩(wěn)定性要求須達(dá)到每24IN變化不超過1MIL的精度，甚至每30IN不超過0．5MIL為標(biāo)準(zhǔn)，因此，線路版廠在溫濕度控制方面就必須嚴(yán)格控制，特別每逢冬天，誰都有膠片收縮方面的煩惱，導(dǎo)致膠片頻頻更換，甚至內(nèi)層板報(bào)廢嚴(yán)重！作為流程工程師，在控制好環(huán)境濕度的同時(shí)，可以注意以下幾個(gè)方面的原因，對于不能改善的項(xiàng)目，可以抓住它的收縮規(guī)律，在CAM時(shí)給予補(bǔ)償！ 1，膠片在光繪前沒有經(jīng)過預(yù)置由于膠片制造時(shí)無法預(yù)先控制膠片中的濕度與每個(gè)生
關(guān)鍵字： PCB設(shè)計(jì) PCB 電路板