- 摘要：以Xilinx的FPGA為例，介紹了FPGA開發系統的電源要求和功耗，并給出了采用線性低壓降（LDO）穩壓器,DC/DC調整器,DC/DC控制器和電源模塊等幾種電源解決方案。 關鍵詞：現場可編程門陣列；電源設計；DC/DC變換器
- 關鍵字：
系統 電源 設計 研究 開發 FPGA 現場 可編程 陣列 大規模
- 摘要：提出一種新型的ZVZCSPWM三電平直流變換器，在變壓器的次級側附加一個輔助繞組，整流得到的輔助電壓，為滯后管創造零電流條件，較好地解決了滯后管輕載下軟開關難的問題。新的主電路拓撲減小了高壓下功率器件的
- 關鍵字：
PWM 電平 變換器 開關 繞組 變壓器 次級 輔助 采用
- 美國國家儀器有限公司(National Instruments，簡稱NI)近日發布了全新NI LabWindows/CVI 2010，該軟件可基于驗證過的ANSI C測試測量軟件平臺，提供更高的開發效率，并簡化FPGA通信的復雜度。此外，NI還發布了LaWindows/CVI 2010 Linux Run-Time模塊和LabWindows/CVI 2010實時模塊，可擴展開發環境至Linux和實時操作系統中。
- 關鍵字：
NI FPGA
- 摘要：闡述了相移PWM技術在級聯型逆變器中的應用，并對相移PWM中各單體逆變器的相移與級聯型逆變器輸出頻譜之間的關系進行了分析。當相移量為Ts/m時，輸出諧波頻率為原有的m倍。仿真和實驗結果證實了分析的正確性。
- 關鍵字：
諧波 關系 分析 輸出 相移量 相移 PWM 逆變器
- 低功耗和高帶寬是下一代高端設計的兩個主要需求。對全球范圍多個應用領域的調研表明，以相同甚至更低功耗及成本來實現更大的帶寬已成為大勢所趨。現在應對帶寬不斷增長的技術是演進中的40G和100G系統(以及即將出現的400G系統)。設計下一代FPGA來滿足目前對寬帶和低功耗需求的難度越來越大。
- 關鍵字：
Altera FPGA
- 摘要：提出了一種基于FPGA并利用Verilog HDL實現的CMI編碼設計方法。研究了CMI碼型的編碼特點，提出了利用Altera公司CycloneⅡ系列EP2C5Q型號FPGA完成CMI編碼功能的方案。在系統程序設計中，首先產生m序列，然后程序
- 關鍵字：
FPGA CMI 編碼 系統設計
- 摘要：利用FPGA實現時分多址的方法有很多種，但大多數方法都對FPGA芯片資源的占用非常巨大。針對這一問題，提出一種改進型方法來實現時分多址。通過使用FPGA芯片內部的雙口隨機訪問存儲器(雙口RAM)，利用同一塊RAM采
- 關鍵字：
FPGA 時分 多址 改進型
- 摘要：基于FPGA和USB2．0的技術方案，設計了一種高速化和集成化的數據采集系統。該系統是以Altera公司的FPGA芯片EP2C5T144為主控芯片，以Cypress公司的EZ-USB FX2芯片為傳輸手段設計實現的。首先詳細介紹了整體系統的
- 關鍵字：
FPGA 數據采集系統
- 摘要：提出了一種新的準固定頻率滯環PWM電流控制方法，該方法在滯環電流控制的基礎上，引入頻率反饋控制，使開關頻率基本固定，解決了目前廣泛使用的固定頻率電流控制方法具有的次諧波振蕩的問題，并且具有穩定性好、
- 關鍵字：
控制 方法 電流 PWM 頻率 固定
- 摘要：最近，對帶有同步整流電路的有源箝位ZVS－PWM控制串聯諧振變換器的研究和應用不斷取得進展。不過，當輸入電壓偏離特定值時，其效率會嚴重下降。通過對其各種工作模態轉換的分析，闡明了效率下降的原因。為解決
- 關鍵字：
同步 提高 整流 效率 研究 變換器 諧振 ZVS PWM 控制
- 摘要：討論了多電平逆變器的載波PWM控制方法，介紹了它們的原理，為了比較它們的控制效果，采用Matlab軟件進行了仿真研究，最后根據仿真結果和分析，得出結論，并對今后的研究提出了建議。 關鍵詞：載波PWM；多電平逆
- 關鍵字：
方法 仿真 研究 控制 PWM 逆變器 載波 電平
- 摘要：激光雷達的發射波及回波信號經光電器件轉換形成的電信號具有脈寬窄，幅度低，背景噪聲大等特點，對其進行低速數據采集存在數據精度不高等問題。同時，A/D轉換器與數字信號處理器直接連接會導致數據傳輸不
- 關鍵字：
FPGA DSP 雷達 高速數據
- 摘要：為了提高系統的集成度和可靠性，降低功耗和成本，增強系統的靈活性，提出一種采用非常高速積體電路的硬件描述語言(VHDL語言)來設計數字基帶傳輸系統的方法。詳細闡述數字基帶傳輸系統中信號碼型的設計原則，數
- 關鍵字：
FPGA 數字基帶 傳輸系統
- 市場分析師預測，全球營收排名第二大的可程序化邏輯組件供貨商Altera，有機會在2012年初取代該市場龍頭Xilinx躍上第一大供貨商位置。
- 關鍵字：
Altera FPGA
- 為達到IRIG-B碼與時間信號輸入、輸出的精確同步，采用現代化靶場的IRIG-B碼編碼和解碼的原理，從工程的角度出發，提出了使用現場可編程門陣列(FPGA)來實現IRIG-B碼編碼和解碼的設計方案和體系結構，設計中會涉及到幾個不同的時鐘頻率，FPGA對時鐘的同步性具有靈活性、效率高、且功耗低。抗干擾性好的特點。結果表明，FPGA能夠確保為從設備提供同源的時鐘基準，使時鐘與信號的延遲控制在200 ns以內，從而得到了IRIG-B碼與時間精確同步的效果。
- 關鍵字：
IRIG-B FPGA DC 編碼
fpga-pwm介紹
您好，目前還沒有人創建詞條fpga-pwm!
歡迎您創建該詞條，闡述對fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
