首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> fpga+mpu+mcu

        fpga+mpu+mcu 文章 最新資訊

        新思科技Synopsys與高云半導體就FPGA設計軟件簽署多年OEM協議

        •   為加速芯片和電子系統創新而提供軟件、知識產權(IP)及服務的全球性領先供應商新思科技公司日前宣布:已與廣東高云半導體科技股份有限公司(Gowin Semiconductor)就Synopsys SynplifyPro FPGA綜合工具簽署一項多年OEM協議。該協議將使高云的客戶能夠改善邏輯綜合運行時間,并為GowinGW2A/3S FPGA系列實現更高質量的時序、面積及功耗設計。高云半導體已與Synopsys合作把Synplify Pro集成到用于其GW2A/3S FPGA系列的GOWINTM設計套件
        • 關鍵字: Synopsys  FPGA  DSP  

        FPGA研發之道(13)-設計不是湊波形(三)RAM

        •   在FPGA內部資源中,RAM是較為常用的一種資源。   通常實例化RAM中,一種使用為BLOCK RAM 也就是塊RAM 。另外資源可以通過寄存器搭,也就是分布式RAM。前者一般用于提供較大的存儲空間,后者則提供小的存儲空間。   在實際應用過程中,一般使用的包括,單端口、雙端口RAM,ROM等形式等不同的形式。 實際應用中FIFO也是利用RAM和邏輯一起實現的。   對于一塊RAM中,其能夠例化的深度是有限的。例如cyclone4的RAM9k中可以例化的資源如下所示:    ?
        • 關鍵字: FPGA  RAM  ROM  

        FPGA研發之道(12)-設計不是湊波形(二)FIFO(下)

        •   FIFO在FPGA設計中除了上篇所介紹的功能之外, 還有以下作為以下功能使用:   (1) 內存申請   在軟件設計中,使用malloc()和free()等函數可以用于內存的申請和釋放。特別是在有操作系統的環境下,可以保證系統的內存空間被動態的分配和使用,非常的方便。如果在FPGA內部實現此動態的內存分配和申請,相對來說較為復雜,例如某些需要外部數據存儲且需動態改變的應用需求下,需要對FPGA外部DDR(或SRAM等)的存儲空間,進行動態的分配和釋放。通過使用FIFO作為內存分配器,雖然比不上軟件
        • 關鍵字: FPGA  FIFO  SRAM  

        FPGA研發之道(11)-設計不是湊波形(一)FIFO(上)

        •   FIFO是FPGA內部一種常用的資源,可以通過FPGA廠家的的IP生成工具生成相應的FIFO。FIFO可分為同步FIFO和異步FIFO,其區別主要是,讀寫的時鐘是否為同一時鐘,如使用一個時鐘則為同步FIFO,讀寫時鐘分開則為異步FIFO。一般來說,較大的FIFO可以選擇使用內部BLOCK RAM資源,而小的FIFO可以使用寄存器資源例化使用。   一般來說,FIFO的主要信號包括:   實際使用中,可編程滿的信號(XILINX 的FIFO)較為常用,ALTERA的FIFO中,可以通過寫深度(即寫入
        • 關鍵字: FPGA  FIFO  RAM  

        如何用MCU設計可穿戴電子產品

        •   “可穿戴”設備是指人體可穿戴的微型電子產品,通常與現有配飾(如手表)集成或者取而代之。在物聯網技術的支持下,該細分市場正迅猛發展,因此對于更小型化、更直觀的設備的需求也在快速提升。目前,智能手表、智能眼鏡以及體育與健身活動跟蹤器等體現出這一發展趨勢。除了消費類市場之外,醫療行業也對身體狀況與功能的監控設備有著更高的需求。   可穿戴設備中最重要的電子組件就是微控制器(MCU)。由于這些MCU不但需要尺寸小,而且還需要執行更多功能,因此,集成成為了另一大要素。我們將會在本文中探
        • 關鍵字: 可穿戴設備  MCU  PWM  

        解析FPGA低功耗設計

        •   在項目設計初期,基于硬件電源模塊的設計考慮,對FPGA設計中的功耗估計是必不可少的。筆者經歷過一個項目,整個系統的功耗達到了100w,而單片FPGA的功耗估計得到為20w左右,有點過高了,功耗過高則會造成發熱量增大,溫度高最常見的問題就是系統重啟,另外對FPGA內部的時序也不利,導致可靠性下降。其它硬件電路的功耗是固定的,只有FPGA的功耗有優化的余地,因此硬件團隊則極力要求筆者所在的FPGA團隊盡量多做些低功耗設計。筆者項目經歷尚淺,還是第一次正視功耗這碼事兒,由于項目時間比較緊,而且xilinx方
        • 關鍵字: FPGA  低功耗  RTL  

        設計超低功耗的嵌入式應用:如何降低電池功耗

        •   考慮到我們今天所生活的時代,嵌入式系統的便攜性是十分關鍵的設計考慮因素。便攜式系統通常用電池供電,而電池使用壽命取決于系統的功耗。在提倡“綠色環保”計劃的今天,即便是市電供電的應用也要把功耗作為一項重要的產品選擇標準。   便攜式設備通常分為使用充電電池供電的設備和使用非充電電池供電的設備。如果應用使用的是非充電電池,那么電池使用壽命將是至關重要的規范要求。對于任何應用而言,電池使用壽命取決于:   ●所用電池的可用電荷量   ●應用的平均電流消耗   使用充電電池的應
        • 關鍵字: 嵌入式  MCU  數字時鐘  

        集成FRAM MCU優勢幾多?讓MSP430FR4x/FR2x告訴你!

        •   物聯網時代的到來加速了我們生活的智能化速度。智能化,通常意味著單片機系統需要控制更多的傳感器、采集更多的數據,從而帶來電池系統如何能夠保證供電壽命,以及讀寫數據的存儲器件壽命是否符合要求的挑戰。為此,幾年前,德州儀器開創性地將超低功耗鐵電存儲器(FRAM)集成到MSP430當中,解決了單片機在智能化生活中節能、可靠性性等問題,給開發人員帶來更多靈活性。  如今,MSP430鐵電家族系列再添新丁:MSP430FR4x/FR2x MCU,以及一款可在占有極小內存下提供所有非易失性FRAM優勢的新
        • 關鍵字: 物聯網  智能化  MSP430FR  FR4x/FR2x  MCU  FRAM  

        基于FPGA的報文數據分析模塊的設計

        •   摘要:網絡報文數據的記錄和分析在智能化變電站中尤為重要,通過對整個通信過程的記錄可以為事故分析及運行維護提供依據。本文提出了一種基于FPGA技術、結合相關通信協議的報文數據分析系統的設計方案,實現了報文數據分析系統的各功能子模塊,通過仿真運行驗證了系統良好的處理能力。   引言   隨著計算機技術、通信技術及網絡技術的迅速發展,基于這三種核心技術的自動化智能裝置在電網控制中的作用越來越突出。其中以交換式以太網和光纖光纜實現的網絡通信系統已經逐漸成為變電站的重要單元。   如何記錄、分析某個智能單
        • 關鍵字: FPGA  以太網  IEC61850  PHY  CPU  MAC  201411  

        基于DaVinci?平臺的網絡視頻解碼系統分析與設計

        •   摘要:隨著視頻壓縮技術的不斷發展,單路1080p@60Hz分辨率的視頻可以壓縮到幾兆進行傳輸,一個百兆網口可以傳輸多達10多路的IP視頻信號。目前的服務器單純依靠CPU進行軟解碼已經顯得非常吃力[1];匹配高性能的服務器或者配置多臺服務器卻有存在高成本的壓力。針對這些現狀,本文設計了一個基于TI的DaVinci?平臺的網絡視頻解碼系統。驗證結果顯示,采樣該網絡視頻解碼系統,可以使得單臺服務器增加上百路的IP視頻解碼,同時不影響服務器的其它性能,性能可靠且成本有很大優勢。   1 TI 8
        • 關鍵字: DaVinci  IP視頻  CPU  Linux  FPGA  201411  

        基于LVDS的高速圖像數據存儲器的設計與實現

        •   采集數據的有效傳輸和存儲轉發技術的發展保證了數字圖像在現實中廣泛應用。如今,從多媒體通信領域的遠程教育、圖像監視到醫學上的遠程會診,都和數據的有效傳輸及存儲轉發技術息息相關。在國防工業領域,圖像數據的采集存儲和連續有效轉發也起著巨大的作用,航空遙感圖像和衛星遙感圖像的處理加工,電視制導中數據視頻圖像的傳輸,都離不開圖像傳輸存儲技術。本文設計的基于Flash的高速大容量固態數據存儲器,采用了基于LVDS的數據傳輸方式傳輸兩路高速圖像數據,實現圖像數據的高速實時存儲。不僅具有處理速度快、設計靈活性高等特點
        • 關鍵字: LVDS  數據存儲器  FPGA  

        多聲源情境下的三維定位與分離系統的設計實現

        •   項目背景及可行性分析   項目名稱、項目的主要內容及目前的進展情況   項目主要內容:聲音分離的研究在聲音通信、聲學目標檢測等方面都有著重要的理論和實用價值;聲源分離技術在機器聽覺、安保監控、軍事等領域具有特別的應用。目前,嘈雜背景下,單聲源定位與增強,已有所應用;但多聲源情景下的定位與分離,由于算法和硬件復雜,還很少走向應用。本項目通過構建麥克風陣列信號采集硬件,實現FPGA聲音分離算法,以完成兩個或兩個以上聲源的三維定位和分離,利用FPGA的并行性,以達到實時性的目標。項目難點在于,制作信號采
        • 關鍵字: FPGA  NE5532  AD73360  

        基于FPGA的混沌加密虹膜識別系統設計(二)

        •   7.1.3 虹膜外邊緣的確定   (1) 虹膜外邊緣的特征分析   由圖1中所示的虹膜圖像可以看出,虹膜外邊緣的主要特點是:較相對與虹膜內邊緣而言,邊緣處灰度變化不是特別明顯,有一小段漸變的區域。也就是說,虹膜內部灰度趨近于一致這個事實,在參考文獻[8]中,介紹的環量積分算子應該式是一種有效的方法。   即:    ?   (7-10)   (2) 采用環量積分算子實現虹膜外邊緣的檢測   如上分析,虹膜環量積分算子是檢測虹膜外邊緣的一種有效手段,為了克服虹膜紋理對環量線
        • 關鍵字: FPGA  虹膜識別  CMOS  

        基于FPGA的混沌加密虹膜識別系統設計(一)

        •   項目信息   1.項目名稱:基于FPGA的混沌加密虹膜識別系統設計   2.應用領域:工業控制、科研、醫療、安檢   3.設計摘要:   基于虹膜的生物識別技術是一種最新的識別技術,通過一定的虹膜識別算法,可以達到十分優異的準確性。隨著虹膜識別技術的發展,它的應用領域越來越寬,不僅在高度機密場所應用,并逐步推廣到機場、銀行、金融、公安、出入境口岸、安全、網絡、電子商務等場合。在研究了虹膜識別算法,即預處理、特征提取和匹配的基礎上,我們設計了一種可便攜使用的基于FPGA的嵌入式虹膜識別系統。本系
        • 關鍵字: FPGA  虹膜識別  CMOS  

        基于SoC FPGA進行工業設計及電機控制

        •   引言   在工業系統中選擇器件需要考慮多個因素,其中包括:性能、工程變更的成本、上市時間、人員的技能、重用現有IP/程序庫的可能性、現場升級的成本,以及低功耗和低成本。   工業市場的近期發展推動了對具有高集成度、高性能、低功耗FPGA器件的需求。設計人員更喜歡網絡通信而不是點對點通信,這意味著可能需要額外的控制器用于通信,進而間接增加了BOM成本、電路板尺寸和相關NRE(一次性工程費用)成本。   總體擁有成本用于分析和估計購置的壽命周期成本,它是所有與設計相關的直接和間接成本的擴展集,包括工
        • 關鍵字: FPGA  SoC  永磁同步電機  
        共10079條 216/672 |‹ « 214 215 216 217 218 219 220 221 222 223 » ›|
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 满城县| 嘉祥县| 荥经县| 峡江县| 阜新市| 瓮安县| 怀宁县| 曲周县| 孙吴县| 临桂县| 桂平市| 特克斯县| 微山县| 通许县| 繁昌县| 逊克县| 金湖县| 永丰县| 安阳市| 砀山县| 高清| 庄浪县| 莱芜市| 乌兰察布市| 乐昌市| 双辽市| 阿勒泰市| 确山县| 新绛县| 贵港市| 太原市| 衡东县| 玉树县| 永泰县| 华蓥市| 鲜城| 兰西县| 莱阳市| 通许县| 邹城市| 东兰县|