首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> fpga+dsp

        fpga+dsp 文章 最新資訊

        FPGA設計開發軟件ISE使用技巧之:創建設計工程

        •   6.4 創建設計工程   本節將重點講述如何在ISE下創建一個新的工程。要完成一個設計,第一步要做的就是新建一個工程。具體創建一個工程有以下幾個步驟。   (1)打開Project Navigator,啟動ISE集成環境。   ISE的啟動請參見6.2節。   (2)選擇“File”/“New Project”菜單項,啟動新建工程對話框。   會彈出如圖6.9的對話框。   如圖6.9所示,新建工程時需要設置工程名稱和新建工程的路徑,還要設置
        • 關鍵字: FPGA  ISE  

        FPGA設計開發軟件ISE使用技巧之:ISE軟件的設計流程

        •   6.3 ISE軟件的設計流程   Xilinx公司的ISE軟件是一套用以開發Xilinx公司的FPGA&CPLD的集成開發軟件,它提供給用戶一個從設計輸入到綜合、布線、仿真、下載的全套解決方案,并很方便地同其他EDA工具接口。   其中,原理圖輸入用的是第三方軟件ECS;狀態圖輸入用的是StateCAD;HDL綜合可以使用Xilinx公司開發的XST、Synopsys公司開發的FPGA Express和Synplicity公司的Synplify/Synplify Pro等;測試激勵可以是圖
        • 關鍵字: FPGA  Xilinx  ISE  

        FPGA設計開發軟件ISE使用技巧之:ISE軟件的安裝與啟動

        •   6.2 ISE軟件的安裝與啟動   6.2.1 ISE軟件的安裝   ISE的安裝改變了license管理方式,在安裝后并不需要任何license支持,僅僅是在這安裝過程式中輸入ISE的注冊序列號(Register ID)即可。ISE 7.1i安裝啟動界面如圖6.1所示。        圖6.1 ISE 7.1i安裝啟動界面   安裝ISE時只需要根據所選的版本是在PC機或工作站上,然后根據軟件的提示安裝即可,這里不做詳細敘述,只對安裝的幾個問題進行說明。   1.環境變量
        • 關鍵字: FPGA  ISE  

        FPGA設計開發軟件ISE使用技巧之:ISE軟件簡介

        •   ISE軟件簡介   Xilinx作為當界上最大的FPGA/CPLD生產商之一,長期以來一直推動著FPGA/CPLD技術的發展。其開發的軟件也不斷升級換代,由早期的Foundation系列逐步發展到目前的ISE 9.x系列。   ISE是集成綜合環境的縮寫,它是Xillinx FPGA/CPLD的綜合性集成設計平臺,該平臺集成了設計、輸入、仿真、邏輯綜合、布局布線與實現、時序分板、芯片下載與配置、功率分析等幾乎所有設計流程所需工具。   ISE系列軟件分為4個系列:WebPACK、BaseX、Fo
        • 關鍵字: FPGA  ISE  

        基于京微雅格低功耗FPGA的8b/10b SERDES的接口設計

        •   摘要   串行接口常用于芯片至芯片和電路板至電路板之間的數據傳輸。隨著系統帶寬不斷增加至多吉比特范圍,并行接口已經被高速串行鏈接,或SERDES (串化器/ 解串器)所取代。起初, SERDES 是獨立的ASSP 或ASIC 器件。在過去幾年中已經看到有內置SERDES 的FPGA 器件系列,但多見于高端FPGA芯片中,而且價格昂貴。   本方案是以CME最新的低功耗系列FPGA的HR03為平臺,實現8/10b的SerDes接口,包括SERDES收發單元,通過完全數字化的方法實現SERDES的CD
        • 關鍵字: 京微雅格  FPGA  

        零基礎學FPGA(十一)一步一腳印之基于FIFO的串口發送機設計全流程及常見錯誤詳解

        •   記得在上幾篇博客中,有幾名網友提出要加進去錯誤分析這一部分,那我們就從今天這篇文章開始加進去我在消化這段代碼的過程中遇到的迷惑,與大家分享。   今天要寫的是一段基于FIFO的串口發送機設計,之前也寫過串口發送的電路,這次寫的與上次的有幾分類似。這段代碼也是我看過別人寫過的之后,消化一下再根據自己的理解寫出來的,下面是我寫這段代碼的全部流程和思路,希望對剛開始接觸的朋友來說有一點點的幫助,也希望有經驗的朋友給予寶貴的建議。   首先來解釋一下FIFO的含義,FIFO就是First Input Fi
        • 關鍵字: FPGA  FIFO  

        美高森美發布領先的FPGA新產品概覽

        •   1. 超安全SmartFusion2? SoC FPGA和 IGLOO2? FPGA   美高森美的超安全SmartFusion2? SoC FPGA和 IGLOO2? FPGA器件,無論在器件、設計和系統層次上的安全特性都比其他領先FPGA制造商更先進。新的數據安全特性現已成為美高森美主流SmartFusion2 SoC FPGA和 IGLOO2 FPGA器件的一部分,可讓開發人員充分利用器件本身所具有的同級別器件中的最低功耗,高可靠性和最佳安全技術,以期構建高度差
        • 關鍵字: 美高森美  SmartFusion2  FPGA  

        達芬奇技術在視頻和機器人方面應用案例及技術文獻匯總

        •   本文介紹達芬奇技術的解讀文獻及應用案例,供大家參考。   解讀達芬奇技術   達芬奇技術是一種數字圖像、視頻、語音、音頻信號處理的新平臺,一經推出,就受到熱烈歡迎,以其為基礎的應用開發層出不窮。該技術是一種內涵豐富的綜合體,包含達芬奇處理器、軟件、開發環境、算法庫和其他技術支持等。正因為涉及的技術面廣,因此有比較高的技術門檻。   視頻跟蹤算法在Davinci SOC上的實現與優化   本文在基于雙核DM6446的系統平臺上,利用改進后的跟蹤算法實現了智能目標跟蹤系統。該算法可以成功跟蹤目標,
        • 關鍵字: DSP  ARM  DM6446  

        視頻跟蹤算法在Davinci SOC上的實現與優化

        •   引言   目標跟蹤作為計算機視覺的一個極具挑戰性的研究任務,已被廣泛的應用在人機交互、智能監控、醫學圖像處理等領域中。目標跟蹤的本質是在圖像序列中識別出目標的同時對其進行精確定位。為了克服噪聲、遮擋、背景的改變等對目標識別帶來的困難,出現了很多的跟蹤算法。   因為目標跟蹤算法需要處理的數據量大、運算復雜,需要性能強大的處理器才能實時處理。我們選用TI推出的最新產品TMS320DM6446實現算法。TMS320DM6446是一款高度集成的片上系統,集成了可以運行頻率高達594MHz的C64x+ D
        • 關鍵字: DSP  Davinci SOC  

        解讀達芬奇技術

        •   達芬奇技術是一種數字圖像、視頻、語音、音頻信號處理的新平臺,一經推出,就受到熱烈歡迎,以其為基礎的應用開發層出不窮。該技術是一種內涵豐富的綜合體,包含達芬奇處理器、軟件、開發環境、算法庫和其他技術支持等。正因為涉及的技術面廣,因此有比較高的技術門檻。   前言   數字視頻技術無疑將重塑整個電子行業的面貌。當然,數字視頻技術也正在使我們的視頻體驗、傳輸以及交互方式發生著深刻的變化。 其已開始進入我們的汽車、計算機、移動電話以及網絡。 不過,帶來高品質的娛樂享受僅是精彩剛剛開始!   過去,工程師
        • 關鍵字: 達芬奇技術  DSP  

        達芬奇技術簡化數字視頻設計

        •   數字視頻技術無疑將重塑整個電子行業的面貌。當然,數字視頻技術也正在使我們的視頻體驗、傳輸以及交互方式發生著深刻的變化,開始進入汽車、計算機、移動電話及網絡。過去,工程師們在實施數字視頻時選擇非常有限,硬連線以及基于ASIC的方案總是限制著器件的用途、功能,以及它們的自適應性;雖然專用器件的靈活性稍高于ASIC,但是,面對日新月異的多媒體標準與應用,它們的效用仍然很有限;而且缺少具有足夠性能、成本足夠低、靈活性足夠高的數字視頻開發平臺。   為了解決這些難題,德州儀器公司提供了一種很好的解決方案,即基
        • 關鍵字: 達芬奇  DSP  ARM9  

        基于OMAP的設計匯總,包括示波器、監護儀、人機接口等

        •   德州儀器 (TI) 公司的開放式多媒體應用平臺OMAP(Open Multimedia Application Platform)是一種為滿足移動多媒體信息處理及無線通信應用開發出來的高性能、高集成度嵌入式處理器。本文介紹基于OMAP經典設計匯總,供大家參考。   OMAP5912雙核通信及其數字音頻系統實現   OMAP平臺因其特有的雙核結構,廣泛應用于實時多媒體影音數據處理、語音識別系統、網絡通信等領域。筆者以OMAP5912平臺的數字音頻系統為例介紹雙核通信的具體應用,希望能對使用OMAP的
        • 關鍵字: OMAP  示波器  DSP  

        基于OMAP的無線傳感網節點處理器的設計與實現

        •   無線傳感網絡是計算技術、通信技術和傳感器技術相結合的產物。傳感網應用場合非常廣泛,節點也可以搭載不同類型的傳感器。當節點自身搭載的傳感器為震動、磁傳感器時,采集到的數據量較小,處理簡單,目前的傳感網節點(如Mica節點)就可以滿足需要。但當節點集成圖像傳感器、紅外傳感器等大數據量傳感器對傳感數據網絡的實時要求相當高時,現有的節點受處理及存儲能力的限制無法滿足要求。   本文主要分析在設計較高處理及存儲能力傳感節點時,如何滿足傳感網節點低功耗和高處理能力間的平衡關系,并介紹基于OMAP處理器的節點處理
        • 關鍵字: OMAP  DSP  

        FPGA時序約束的6種方法

        •   對自己的設計的實現方式越了解,對自己的設計的時序要求越了解,對目標器件的資源分布和結構越了解,對EDA工具執行約束的效果越了解,那么對設計的時序約束目標就會越清晰,相應地,設計的時序收斂過程就會更可控。   下文總結了幾種進行時序約束的方法。按照從易到難的順序排列如下:   0.核心頻率約束   這是最基本的,所以標號為0.   1.核心頻率約束+時序例外約束   時序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時序約束
        • 關鍵字: FPGA  時序約束  

        從硬件角度討論FPGA開發框架

        •   FPGA采用了邏輯單元陣列概念,內部包括可配置邏輯模塊、輸出輸入模塊和內部連線三個部分。每一塊FPGA芯片都是由有限多個帶有可編程連接的預定義源組成來實現一種可重構數字電路。   長久以來新型FPGA的功能和性能已經為它們贏得系統中的核心位置,成為許多產品的主要數據處理引擎。   鑒于FPGA在如此多應用中的重要地位,采取正式且注重方法的開發流程來處理FPGA設計比以往更加重要。該流程旨在避免開發周期后期因發現設計缺陷而不得不進行費時費錢的設計修改,而且該缺陷還可能對項目進度計劃、成本和質量造成災
        • 關鍵字: FPGA  
        共9907條 159/661 |‹ « 157 158 159 160 161 162 163 164 165 166 » ›|
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 遂平县| 柞水县| 萨迦县| 四川省| 四会市| 邳州市| 类乌齐县| 合江县| 纳雍县| 新干县| 台前县| 申扎县| 古蔺县| 新蔡县| 曲阜市| 若羌县| 砚山县| 鹤庆县| 金门县| 张家口市| 凤翔县| 卢氏县| 鸡泽县| 昭觉县| 肇东市| 阿坝| 大田县| 石林| 富阳市| 涪陵区| 绥中县| 六枝特区| 达拉特旗| 夏河县| 手游| 洪洞县| 荣成市| 商水县| 田东县| 永顺县| 从化市|