- 摘 要：本文重點介紹基于DSP和FPGA、采用中頻數字化方法，以及QPSK擴頻調制技術來實現圖像的無線傳輸。對擴頻通信系統的同步問題提出了一種實現方法，并給出了部分實驗結果。關鍵詞：圖像傳輸；擴頻通信；同步；FPGA；DSP
視頻通信是目前計算機和通信領域的一個熱點。而無線擴頻與有線相比,有其固有的優越性，如聯網方便、費用低廉等。所以開發無線擴頻實時圖像傳輸系統有很高的實用價值。
系統設計在短距離通信中，通常可以在收發端加入奇偶校驗、累加和校驗等出錯重發的防噪聲措施
- 關鍵字：
DSP FPGA 擴頻通信 同步 圖像傳輸
- 摘 要：本文介紹了多相陣列FFT在星上多載波數字化分路中的應用，并針對星上處理的實時高速處理要求，提出了一種FFT的實現方案，并用一片FPGA芯片驗證了其正確性和可行性。關鍵詞：FFT；FPGA；頻分分路
多載波信號的數字化分路是衛星通信星上處理技術的關鍵技術之一，數字化分路技術主要有并行濾波器組分路、樹形濾波器組分路和多相陣列FFT分路三種。在通道數較多時，多相陣列FFT有效地使用了抽取技術，且FFT算法具有很高的計算效率，本文所討論的就是該方法中FFT的實現。
- 關鍵字：
FFT FPGA 頻分分路
- 摘 要：本文介紹了可編程定時器/計數器8253的基本功能，以及一種用VHDL語言設計可編程定時器/計數器8253的方法，詳述了其原理和設計思想，并利用Altera公司的FPGA器件ACEX 1K予以實現。關鍵詞：FPGA；IP；VHDL
引言在工程上及控制系統中，常常要求有一些實時時鐘，以實現定時或延時控制，如定時中斷，定時檢測，定時掃描等，還要求有計數器能對外部事件計數。要實現定時或延時控制，有三種主要方法：軟件定時、不可編程的硬件定時、可編程的硬件定時器。其中可編
- 關鍵字：
FPGA IP VHDL
- 摘 要：本文提出了一種LED點陣屏實現256級灰度顯示的新方法。詳細分析了其工作原理。并依據其原理，設計出了基于FPGA 的控制電路。關鍵詞：256級灰度；LED點陣屏；FPGA；電路設計
引言256級灰度LED點陣屏在很多領域越來越顯示出其廣闊的應用前景，本文提出一種新的控制方式，即逐位分時控制方式。隨著大規模可編程邏輯器件的出現，由純硬件完成的高速、復雜控制成為可能。
逐位分時點亮工作原理所謂逐位分時點亮，即從一個字節數據中依次提取出一位數據，分8次點亮對應的像
- 關鍵字：
256級灰度 FPGA LED點陣屏 電路設計 發光二極管 LED
- 摘 要：本文提出了一種高效的復信號處理芯片的設計方法。本芯片是某雷達信號處理機的一部分，接收3組ADC的輸出復數據，依次完成去直流、加窗、512點FFT、求功率譜和累加3組信號的功率譜等功能。在這5種功能中，加窗、512點FFT和求功率譜復用一個蝶形單元。本芯片由單片FPGA實現，計算精度高、速度較快，滿足雷達系統的實時處理要求。關鍵詞： FFT；蝶形單元；塊浮點；功率譜； FPGA
引言復信號處理芯片是某雷達系統的一部分。雷達系統的實時處理特點要求芯片運
- 關鍵字：
FFT FPGA 蝶形單元 功率譜 塊浮點
- 2005年4月25日 Celestial授權獲得ARM知識產權(ARM926E J - S處理器、ETM9片上調試外設和ARM PrimeCel 智能卡接口授權)，用于滿足對下一代電視標準的熱切需求。ARM技術幫助設計者加速為下一代高清電視、數字電視和機頂盒開發符合中國數字音視頻編解碼技術標準的芯片。
- 關鍵字：
ARM IP
- 微電子學的發展徹底改變了計算機的設計：集成電路技術增加了能夠安裝到單個芯片中的元器件數目及其復雜度。因此，采用這種技術可以構建低成本、專用的外圍器件，從而迅速地解決復雜的問題。
- 關鍵字：
FPGA 脈動 陣列
- ARM嵌入式系統中斷向量表的動態配置,通常32位ARM嵌入式系統的中斷向量表是在程序編譯前設置好的，每次編寫中斷程序都要改C程序的匯編啟動代碼，相當繁瑣。本文給出一種配置ARM中斷向量表新方法。該方法比通常方法僅增加一條指令執行時間，簡便高效，功能完備，向量表在運行時動態生成，C程序可以使用固定向量表的啟動代碼，并可隱藏起來。
- 關鍵字：
動態 配置 向量 中斷 嵌入式 系統 ARM
- 上海集成電路設計研究中心(ICC)與ARM公司日前聯合宣布，ICC獲得針對Java優化的ARM926EJ-S處理器和Embedded Trace Macrocell(ETM9)片上調試外設的授權。此外，ARM還宣布，位于上海的智多微電子公司獲得了ARM7和ARM9處理器授權。 ARM表示，通過ARM代工計劃(ARM Foundry Program)，該公司向ICC提供的授權，使得I
- 關鍵字：
ARM
- 2005年4月7日 智多微電子將設計基于ARM的低功耗手機多媒體處理芯片，智多微電子選擇ARM7TDMI和ARM926EJ-S進行手機多媒體處理器設計。
- 關鍵字：
ARM 處理器
- 2005年4月6日 ICC向消費電子產品設計提供Java優化的基于ARM處理器的平臺。ARM926EJ-S處理器和E TM9調試技術將提高消費電子產品的Java的性能并縮短產品上市時間。
- 關鍵字：
ARM 處理器
- 摘 要：本文介紹了高速ADC AD9430的功能，詳細說明了使用高速FPGA來控制AD9430構成高速(140MSPS)、高精度(12位)數據采集系統的設計方法，并給出了具體實現的系統框圖和測試結果。關鍵詞：數據采集；FPGA；AD9430引言結合實際任務的要求，本文提出了一種基于AD9430的高速數據采集系統，主要用于采集雷達回波。在這個系統中，選用高速邏輯器件控制A/D轉換和FIFO存儲，同時通過FPDP(Front Panel Data Port)總線將采集的數據發送出去。由
- 關鍵字：
AD9430 FPGA 數據采集
- 摘 要：本文在分析了非對稱同步FIFO的結構特點及其設計難點的基礎上，采用VHDL描述語言，并結合FPGA，實現了一種非對稱同步FIFO的設計。關鍵詞：非對稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數據緩存的電路器件，可應用于包括高速數據采集、多處理器接口和通信中的高速緩沖等各種領域。然而在某些應用，例如在某數據采集和處理系統中，需要通過同步FIFO來連接8位A/D和16位數據總線的MCU，但是由于目前同步FIFO器件的輸入與輸
- 關鍵字：
BlockRAM DLL FPGA VHDL 非對稱同步FIFO 存儲器
- 摘 要：本文提出了一種利用邊沿觸發鑒相縮短鎖相環捕獲時間的方案，并詳細介紹了該方案基于FPGA的實現方法。通過對所設計的鎖相環進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環的捕獲性能。關鍵詞：數字鎖相環(DPLL)；捕獲時間；FPGA；VHDL引言捕獲時間是鎖相環的一個重要參數，指的是鎖相環從起始狀態到達鎖定狀態所需時間。在一些系統中，如跳頻通信系統，由于系統工作頻率不斷地發生快速變化(每秒幾百次到幾千次，甚至高達上萬次)，要求鎖相環能夠對信號相位快速捕獲。因此
- 關鍵字：
FPGA VHDL 捕獲時間 數字鎖相環(DPLL)
- 2005年3月2日 華大電子獲ARM922T處理器授權，用于SoC設計。中國領先的IC設計公司選擇ARM架構以滿足本地市場對先進電子產品的需求。
- 關鍵字：
ARM 處理器 SoC
fpga+arm介紹
您好，目前還沒有人創建詞條fpga+arm!
歡迎您創建該詞條，闡述對fpga+arm的理解，并與今后在此搜索fpga+arm的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
