dsp+fpga 文章 最新資訊
定點DSP C55X實現浮點相關運算
- 引 言 DSP結構可以分為定點和浮點型兩種。其中，定點型DSP可以實現整數、小數和特定的指數運算，它具有運算速度快、占用資源少、成本低等特點;靈活地使用定點型DSP進行浮點運算能夠提高運算的效率。目前對定點DSP結構支持下的浮點需求也在不斷增長，主要原因是：實現算法的代碼往往是采用C/C++編寫，如果其中有標準型的浮點數據處理，又必須采用定點DSP器件，那么就需要將浮點算法轉換成定點格式進行運算。同時，定點DSP結構下的浮點運算有很強的可行性，因為C語言和匯編語言分別具有可移植性強和運算效率高的
- 關鍵字： DSP
針對低成本視頻和DSP系統開發Xilinx再推兩款XtremeDSP開發平臺
- 賽靈思公司宣布推出兩款XtremeDSP開發平臺：XtremeDSP視頻入門套件以及XtremeDSP DSP入門套件，分別用于低成本視頻開發和基于Spartan-3A DSP FPGA的DSP系統開發。這兩個開發平臺都基于Spartan -3A DSP FPGA。 XtremeDSP視頻入門套件是為需要低成本和高性能視頻處理的視頻應用而提供的完整開發平臺。這一新套件為視頻應用開發人員提供了加快開發過程所需要的一切，包括強大的視頻專用IP、參考設計、XtremeDSP和賽靈思嵌入式處理開發工具，
- 關鍵字： 賽靈思 DSP
利用FPGA進行高速可變周期脈沖發生器設計
- 1 概括 要求改變脈沖周期和輸出脈沖個數的脈沖輸出電路模塊在許多工業領域都有運用。采用數字器件設計周期和輸出個數可調節的脈沖發生模塊是方便可行的。為了使之具有高速、靈活的優點，本文采用atelra公司的可編程芯片FPGA設計了一款周期和輸出個數可變的脈沖發生器。經過板級調試獲得良好的運行效果。 2 總體設計思路 脈沖的周期由高電平持續時間與低電平持續時間共同構成，為了改變周期，采用兩個計數器來分別控制高電平持續時間和低電平持續時間。計數器采用可并行加載初始值的n位減法計數器。設定：當
- 關鍵字： FPGA
一種基于A／D和DSP的高速數據采集技術
- 摘要 雷達接收機將雷達回波信號變成中頻信號，數字信號處理系統對中頻信號采樣和處理。本文介紹一種基于A/D和DSP的中頻信號采集技術;給出數據采集系統的原理和框圖，并對A/D與DSP的接口電路進行分析。用FIFO作為兩者之間的接口效果很好;DSP通過CPLD對采樣時序進行控制，可增強系統的靈活性。 關鍵詞 A/D DSP 高速數據采集 FIFO 中頻信號分為和差兩路，高速A/D與DSP組成的數據采集系統要分別對這兩路信號進行采集。對于兩路數據采集電路，A/D與DSP的接口連接是一樣的。兩個A
- 關鍵字： A/D DSP 高速數據采集 FIFO
增值服務：FPGA分銷關鍵詞
- FPGA是現場可編程門陣列產品的簡稱。消費電子等領域的迅猛發展，引起了FPGA廠商的重視，他們紛紛應對發展推出了新的產品以滿足市場需要。Xilinx及時推出適應新技術需要的Spartan-3A系列，Altera公司推出低功耗的CycloneIII系列產品，ACTEL公司推出了IGLOO系列。FPGA市場展開新一輪的競爭，各大FPGA廠商的分銷商都在配合原廠大力推廣新的產品。 FPGA分銷對技術支持要求高 FPGA產品的技術專業性較強，它的分銷與ASIC(專用集成電路)、ASSP(特定應用的
- 關鍵字： FPGA
一種基于A／D和DSP的高速數據采集技術
- 摘要 雷達接收機將雷達回波信號變成中頻信號，數字信號處理系統對中頻信號采樣和處理。本文介紹一種基于A/D和DSP的中頻信號采集技術;給出數據采集系統的原理和框圖，并對A/D與DSP的接口電路進行分析。用FIFO作為兩者之間的接口效果很好;DSP通過CPLD對采樣時序進行控制，可增強系統的靈活性。 關鍵詞 A/D DSP 高速數據采集 FIFO 中頻信號分為和差兩路，高速A/D與DSP組成的數據采集系統要分別對這兩路信號進行采集。對于兩路數據采集電路，A/D與DSP的接口連接是一樣的。兩個A
- 關鍵字： A/D DSP 高速數據采集 FIFO
利用串行RapidIO連接功能增強DSP協處理能力
- 目前，對高速通信與超快計算的需求正與日俱增。有線和無線通信標準的應用隨處可見，數據處理架構每天都在擴展。較為普遍的有線通信方式是以太網(LAN、WAN 和 MAN 網絡)。手機通信是最為常見的無線通信方式，由應用了 DSP 的架構實現。電話作為語音連接的主要工具，目前正在不斷滿足日益增強的語音、視頻和數據要求。 系統設計人員在創建架構時不僅需考慮三網合一模式這一高端需求，還需滿足以下要求：高性能;低延遲;較低的系統成本(包括 NRE);可擴展、可延伸架構;集成現成 (OTS) 組件;分布式處理;
- 關鍵字： DSP
ARM CPU CS89712與C5510 DSP 的接口設計
- 摘 要：以Cirrus Logic公司的ARM 芯片和TI 公司的TMS320V DSP 為例，研究了ARM與DSP 的數據接——HPI 接口的相關技術，并給出了在HPI 接口非復用模式下，CS89712 與C5510 的信號連接圖和嵌入式實時操作系統uCOS-II下驅動程序的部分關鍵源代碼。 關鍵詞：ARM CS89712;主機接口(HPI);TMS320VC5510 引 言 目前嵌入式系統已被廣泛地應用到電子產品領域和無線通信、網絡通信等高端設備領域。32
- 關鍵字： ARM 接口 DSP 嵌入式 CPU
基于FPGA的數字視頻轉換接口的設計與實現
- 引言 本文從實際應用的角度出發，采用FPGA作為主控芯片，設計了一款數字視頻接口轉換設備，該設備針對于MT9M111這款數字圖像傳感器產生的ITU-R BT.656格式數據進行采集、色彩空間變換、分辨率轉換等操作，完成了從ITU-R BT.656格式數據到DVI格式數據的轉換，使得MT9M111數字圖像傳感器的BT656數據格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示，并且還具有圖像靜止功能，在系統空
- 關鍵字： FPGA 數字視頻 接口 傳感器
最新方法:怎樣提高DSP采樣精度
- 1 ，AD7858的主要特性 AD7858是AD公司推出的12位串口、高速、低功耗、逐次逼近式AD轉換器。它可在3～5.5 V的電壓下工作，其數據通過率高達200 kSPS。該芯片內含一個低噪聲、寬頻帶的跟蹤／保持放大器，可以處理高達200 kHz的寬頻信號。 AD7858很容易與微處理器或DSP接口。輸入信號從CONVST的下降沿開始被采樣（此位可通過硬件引腳或軟件位操作），轉換也從此點啟動。忙信號線在轉換起始時為高電平，之后在400μs后跳變為低電平以表示轉換結束。
- 關鍵字： DSP 采樣 精度
基于FPGA的數字視頻轉換接口的設計與實現
- 引言 本文從實際應用的角度出發，采用FPGA作為主控芯片，設計了一款數字視頻接口轉換設備，該設備針對于MT9M111這款數字圖像傳感器產生的ITU-R BT.656格式數據進行采集、色彩空間變換、分辨率轉換等操作，完成了從ITU-R BT.656格式數據到DVI格式數據的轉換，使得MT9M111數字圖像傳感器的BT656數據格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示，并且還具有圖像靜止功能，在系統空
- 關鍵字： FPGA
利用SmartCompile和賽靈思的設計工具進行設計保存
- 在FPGA環境下，設計保存實施比較復雜，需要保存的事項包括：一項設計的HDL描述、一個模塊的綜合網表、約束文件內的布局信息，以及在局部比特文件中的配置數據。賽靈思集成軟件環境(ISE) 9.1i 軟件以新的SmartCompile 技術為特色，其中包含兩種新的方法:SmartGuide和Partitions，這兩種方法可以保存像布局或布線這樣的設計執行數據，并且可以減少解決問題所花費的時間。 SmartGuide采用命名和拓樸匹配技術來識別一個FPGA設計中相對于以前的實現還沒有發生改變的各個部
- 關鍵字： FPGA
基于PM3388和FPGA的網絡接口設計
- 本文根據十接口千兆以太網線路接口卡設計的功能需求和性能需求，按照數據處理流程劃分功能模塊，以PM3388作為鏈路層處理芯片和兩片高性能FPGA作為鏈路層處理芯片完成了系統設計，并給出了具體實現方案。對兩片FPGA控制功能的實現做了重點闡述，對實現難點做了深入的分析。 1 前言 隨著網絡規模的持續膨脹和新型網絡應用需求的不斷增長，目前基于IPv4技術的因特網在可擴展性、IP地址空間、安全、服務質量控制、移動性、運營管理和盈利模式等諸多方面面臨著挑戰，尤其是地址空間匱乏、可擴展性差等缺陷嚴重制
- 關鍵字： FPGA
dsp+fpga介紹
您好，目前還沒有人創建詞條dsp+fpga!
歡迎您創建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。 創建詞條
歡迎您創建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。 創建詞條
dsp+fpga電路
dsp+fpga相關帖子
dsp+fpga資料下載
dsp+fpga專欄文章
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473