cpld／fpga 文章 最新資訊
基于FPGA的USB2.0虛擬邏輯分析儀的設計與實現
- 引言 傳統的邏輯分析儀體積龐大、價格昂貴、通道數目有限，并且在數據采集、傳輸、存儲、顯示等方面存在諸多限制，在很大程度上影響了其在實際中的應用。選用高性能的FPGA芯片進行數據處理，充分利用PC的強大處理功能，配合LabView圖形化語言開發的虛擬邏輯分析儀，其數據處理和傳輸速率大大提高，適用性極大增強，其顯示、操作界面和低廉的成本較之傳統的邏輯分析儀具有極大的優勢和發展前景。 工作原理 本設計選用Altera公司的Cyclone系列FPGA器件EP1C3進行數據采集和處理，外接SR
- 關鍵字： FPGA
基于FPGA的鍵盤掃描模塊的設計與實現
- 在電子產品中，鍵盤是最基本的輸入設備，然而在應用中都采用通用的鍵盤掃描器件是不現實的，需要單獨設計成專用的小鍵盤?，F代EDA(電子設計自動化)技術提供了一種很好的途徑,利用VHDL硬件描述語言和FPGA器件可以很方便地構建鍵盤掃描模塊。經過實際操作檢驗,該模塊可以很好地對每一次按鍵動作進行掃描和響應，實現預先設計的功能。 1 概述 1.1 通用鍵盤和專用鍵盤 在現代個人計算機系統中，一般都采用通用的標準鍵盤(如：標準101/102鍵盤或Microsoft自然PS/2鍵盤)來實現人與計
- 關鍵字： FPGA
PLD/FPGA新手入門
- PLD是可編程邏輯器件（Programable Logic Device）的簡稱，FPGA是現場可編程門陣列（Field Programable Gate Array)的簡稱，兩者的功能基本相同，只是實現原理略有不同，所以我們有時可以忽略這兩者的區別，統稱為可編程邏輯器件或PLD/FPGA。 PLD是電子設計領域中最具活力和發展前途的一項技術，它的影響絲毫不亞于70年代單片機的發明和使用。 PLD能做什么呢？可以毫不夸張的講，PLD能完成任何數字器件的功能，上至高性能CPU,下至簡單的74
- 關鍵字： PLD FPGA 入門
ADS8344和FPGA的高精度數據采集前端
- 數據采集在工業測試系統中是一個很重要的環節，其精確性和可靠性是至關重要的。本文闡述的數據采集系統精度高達16位，能夠對8個外部模擬通道進行A/D采樣，最大模擬輸入信號范圍達到-15～+15V。該系統具有限幅保護功能，程序編寫簡便，能夠實現對遠端數據的采集和傳輸。 1 系統硬件設計 數據采集系統框圖如圖1所示。 ? 圖中，A/D轉換器采用了TI公司的16位逐次逼近型ADS8344;FPGA主要用于控制ADC的啟動、停止和查詢ADC狀態等，同時對數據進行高速數據緩
- 關鍵字： ADS8344 FPGA 數據采集
基于FPGA和DSP的高速瞬態信號檢測系統
- 引 言 目前國內急需一種能夠對電火工品的發火過程進行實時無損耗監測的方法和手段，并根據監測結果對火工品的可靠性進行準確的判決和認證，解決科研和生產過程中的具體問題。本系統采用感應式線圈作為非接觸式啟爆電流的啟爆裝置，并采用高速A/D、FPGA、DSP等先進的集成電路實現了電火工品的無損耗檢測。其主要目的是：第一，解決電火工品可靠性試驗中微秒級瞬態信號的檢測、處理和存儲技術;第二，為可靠性試驗提供一種在線的無損耗實時檢測系統，以便對電火工品的發火全過程進行監測;第三，為電火工品的發火可靠性認證和評
- 關鍵字： FPGA DSP A/D
基于CPLD的聲發射信號傳輸系統設計
- 聲發射技術是光纖傳感技術和聲發射技術相結合的產物，是目前聲發射技術的發展趨勢。它將高靈敏度聲發射傳感器安裝于受力構件表面以形成一定數目的傳感器陣列，實時接收和采集來自于材料缺陷的聲發射信號，進而通過對這些聲發射信號的識別、判斷和分析來對材料損傷缺陷進行檢測研究并對構件強度、損傷、壽命等進行分析和研究。 在實際的構件檢測中，現場聲源信號通常是在100～800 khz之間的微弱高頻信號，而且材料損傷檢測、聲發射源定位往往需要多個傳感器形成傳感器陣列，而聲發射信號的數據傳輸系統必須達到640 mbps
- 關鍵字： CPLD 信號
使用VHDL語言設計FPGA的幾個常見問題的探討
- ?????? 詳細討論了在MAX plusⅡ開發平臺下使用VHDL硬件描述語言設計現場可編程門陣列(FP-GA)時常見的三個問題：等占空比分頻電路、延時任意量的延時電路、雙向電路。 ????? 1 引言 ??? ?????? 隨著EDA技術的發展，使用硬件語言設計可編程邏輯器件(PLD)/現場可編程門陣
- 關鍵字： VHDL FPGA 問題
基于FPGA的鎖相環位同步提取電路設計
- 概述 同步是通信系統中一個重要的問題。在數字通信中，除了獲取相干載波的載波同步外，位同步的提取是更為重要的一個環節。因為只有確定了每一個碼元的起始時刻，才能對數字信息作出正確的判決。利用全數字鎖相環可直接從接收到的單極性不歸零碼中提取位同步信號。 一般的位同步電路大多采用標準邏輯器件按傳統數字系統設計方法構成，具有功耗大，可靠性低的缺點。用FPGA設計電路具有很高的靈活性和可靠性，可以提高集成度和設計速度，增強系統的整體性能。本文給出了一種基于fpga的數字鎖相環位同步提取電路。 數
- 關鍵字： FPGA 鎖相環 分頻器
PLD公司三極化形成
- 可編程邏輯器件（PLD）在與ASIC之激戰中已經告捷：每年開始PLD設計的項目數目遠遠高于ASIC項目開工數。同時，PLD廠家之間也發生微妙的變化，由崛起時的爭強好斗和互不相讓，漸漸找到了各自的落腳點。目前看來，Xilinx的產品穩居65nm FPGA市場，Altera最大的量產在90nm FPGA，Actel憑低功耗0.13微米FPGA在對功耗要求苛刻的領域站穩了腳跟。昔日的兩個龐然大物——Xilinx和Altera之間拉開了距離，同時小型FPGA廠商如Actel躍躍欲試，漸漸跳
- 關鍵字： PLD FPGA ASIC
Xilinx屢獲殊榮的65nm Virtex-5系列新增三款器件
- 賽靈思公司宣布為其屢獲殊榮的65nm Virtex?-5 LX 和 LXT FPGA平臺增加三款新型小尺寸封裝器件，以滿足新興市場對可編程邏輯器件成本和密度的要求。其中邏輯優化的LX平臺增加了Virtex-5 LX155器件，Virtex-5 LXT平臺則增加了LX20T以及LX155T器件，外加帶有低功率收發器的小尺寸 19mm FF323封裝。這些新增器件將支持工業網絡、醫療影像、馬達控制、國防和高性能計算應用等領域 實現更高水平的成本優化。 “由于Virtex-5系
- 關鍵字： 賽靈思 FPGA 可編程邏輯器件
Altera的Stratix II GX FPGA提供50-Gbps SFI-5接口
- Altera公司宣布，帶有嵌入式收發器的Stratix? II GX FPGA支持SERDES成幀器接口Level 5 (SFI-5)標準，為高性能光通信應用提供40至50-Gbps接口。SFI-5規范是芯片至芯片標準，保證了前向糾錯(FEC)技術、成幀器以及業界最佳光轉發器之間的通用性。硬件測試驗證了Stratix II GX FPGA符合SFI-5標準，其20個高速串行收發器通道的數據速率在600 Mbps至6.375 Gbps之間，很容易滿足SFI-5接口要求。 SFI-5光互聯論
- 關鍵字： Altera FPGA 芯片
Actel的 ProASIC3L系列實現低功耗高速度和低成本之間的平衡
- Actel公司進一步擴展其業界領先的低功耗可編程解決方案組合，面向高性能及對功耗敏感的系統設計人員推出ProASIC3L系列現場可編程門陣列 (FPGA)。相比前一代ProASIC3 FPGA，新推出的以 Flash為基礎的FPGA系列可以在高達350MHz的工作頻率下大幅降低功耗，能分別對動態和靜態功耗降低達40% 和 90%，從而為工業、醫療和科研等高性能市場領域的設計人員提供高速度、低功耗及低成本的靈活且功能豐富的解決方案。ProASIC3L系列還支持FPGA優化32位ARM Cortex-M1
- 關鍵字： Actel 可編程 FPGA
基于FPGA的數字濾波器的設計與實現
- 在信息信號處理過程中,如對信號的過濾、檢測、預測等,都要使用到濾波器,數字濾波器是數字信號處理中使用最廣泛的一種方法,常用的數字濾波器有無限長單位脈沖響應（IIR）濾波器和有限長單位脈沖響應（FIR）濾波器兩種[1]。對于應用設計者,由于開發速度和效率的要求很高,短期內不可能全面了解數字濾波器相關的優化技術,需要花費很大的精力才能使設計出的濾波器在速度、資源利用、性能上趨于較優。而采用調試好的IP核需要向Altera公司購買。本文采用了一種基于DSP Builder的FPGA設計方法,以一個低通的16
- 關鍵字： FPGA 數字濾波器
cpld／fpga介紹
您好，目前還沒有人創建詞條cpld／fpga!
歡迎您創建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創建詞條
歡迎您創建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創建詞條
cpld／fpga電路
cpld／fpga相關帖子
cpld／fpga資料下載
cpld／fpga專欄文章
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473