Ad hoc網絡是一種特殊的無線移動通信系統，具有無中心、多跳等特點。結合無線傳感器網絡時鐘同步協議RBS、TPSN和有線網絡DOCSIS協議，提出了一種適合Ad hoc網絡的時鐘同步協議。先在Ad hoc網絡上建立具有層次性的全網絡結構后，以發送廣播時鐘同步信號的方式實現全網絡節點的時鐘相對同步，并通過周期性和突發性的雙向測距實現和維護主從時鐘節點之間精確的時間同步，以滿足實際應用的要求。仿真實驗表明，該時鐘同步協議能滿足不同時鐘同步精度要求下的Ad hoc網絡應用，具有低功耗和高可靠性的特點。 關鍵字：
時鐘 同步 協議 測距 網絡 Ad hoc 基于 通信協議
北京艾科瑞德科技消息，其針對通信信號采集處理應用的ADT-S6455P-AD平臺已批量上市。該平臺采用兩片14bit 150MSPS ADC完成前端模數轉換，配合一片Altera Stratix II系列高密度FPGA以及一顆TI高性能定點DSP TMS320C6455作為運算核心，集成大容量DDR2、FIFO等高速動態存儲器，可完成諸如數字下變頻、多級濾波、數據抽取、傅立葉變換等各種復雜的數字信號處理應用及算法評估。平臺提供PCI、千兆以太網接口，接插件上預留雙路可配置串口、DSP高速串行SRIO接
關鍵字：
艾科瑞德 數據采集 ADT-S6455P-AD
摘要：為提高數據采集系統的采集精度和轉換速度，設計基于AD7862和dstPIC30F6010A的數據采集系統，詳細介紹AD7862和dsPIC30F6010A的特點和性能；并介紹該系統硬件部分和軟件部分，實踐證明，該系統取得很好的效果。本
關鍵字：
dsPIC 7862 30F AD
基于NiosII處理器的通用AD IP核的設計與實現,提出了一種采用基于NiosII處理器的通用AD IP核來實現嵌入式數據采集系統的新方案。它能將市面上任意一款AD芯片制作成IP核并集成到NiosII系統中使用，且整個IP核的控制與運算邏輯由一片FPGA芯片來完成。
關鍵字：
IP 設計 實現 AD 通用 NiosII 處理器 基于 數字信號
摘要：AD8307是一款基于連續壓縮技術的完全單片500 MHz解調對數放大器，該對數放大器提供92 dB的動態范圍，即使在高達100 MHz的頻率下仍能提供誤差為±l dB的88 dB動態范圍。AD8307輸出電壓斜率為25 mV／dB(截止點為
關鍵字：
8307 AD 對數放大器
基于電磁感應原理的電磁層析成像(EMT)技術能夠以非介入、非接觸和無危害的方式 對兩相流或多相流斷面成像，獲取管道截面不同物質的空間分布信息，在石油、化工、冶金等領域中有著廣泛的工業應用前景。
關鍵字：
5933 AD 電磁 層析成像
其基本測量方式是通過體表電極向檢測對象施加安全的激勵電流，并使用體表電極檢測相應的電壓變化，獲取相關信息。該方法具有無創、無害、廉價的優點。生物電阻抗技術是利用生物組織與器官的電特性及其變化規律提取
關鍵字：
5933 AD 高精度 方案
1 AD5933芯片概述
關鍵字：
5933 AD 阻抗測量 芯片
AD8205是美國模擬器件公司推出的一種單電源高性能差分放大器，典型單電源供電電壓為5V，其共模電壓輸入范圍為-2~65V，可以耐受-5~+70V的輸入共模電壓，適用于高共模電壓情況下檢測小差分電壓的工業設備中。它的增益固
關鍵字：
8205 AD 電流傳感器 應用電路
隨著雷達技術的發展，線性調頻信號已經廣泛應用于高分辨率雷達領域。過去獲得線性調頻信號主要借助模擬方法。其中，包括VCO方法和聲表面波方法。這兩種脈沖電壓信號的產生方法因其一些固有缺陷，如對環境溫度比
關鍵字：
9854 LFM AD 高品質
0 引言
關鍵字：
8260 AD 便攜式 多功能
0 引 言
關鍵字：
9852 AD 基準源
1 引言 AD9224是美國AD公司生產的一種12位、40MSPS高性能模數轉換器。它具有片內高性能采樣保持放大器和電壓參考。在單一＋5V電源下,它的功耗,僅有376mW,信噪比與失真度為±0．7dB。且具有信號溢出指示位,并可直
關鍵字：
9224 AD 超高速 模數轉換器
AD公司推出的3 V低功耗接收機中頻子系統芯片，它內含混頻器，并帶有限幅器和接收信號強度指示(RSSI)功能，具有動態范圍大、精度高的技術特點。在此介紹了AD608芯片的功能原理，并詳細闡述基于AD608的中頻接收機的對數放大電路和中頻濾波電路的設計與實現。最后通過實驗表明中頻接收機的動態范圍達到了70 dB，檢波輸出信號的一致性在±1 dB內。
關鍵字：
608 AD 芯片 對數
設計基于AD7543和FPGA的數／模轉換電路，介紹AD7543的主要特點、封裝形式、引腳功能和工作原理，設計基于AD7543轉換芯片的具體的數／模轉換硬件電路，利用Verilog HDL語言描述AD7543的控制時序，并給出具體的Veril-og HDL代碼及其仿真結果。實踐結果表明，該設計可行，可取代傳統的“CPU+專用的數／模轉換(D／A)芯片”設計結構，可進一步提高系統的可靠性和抗干擾能力。
關鍵字：
7543 FPGA AD 模
ad／da介紹
您好，目前還沒有人創建詞條ad／da!
歡迎您創建該詞條，闡述對ad／da的理解，并與今后在此搜索ad／da的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473