ultraflex 文章 最新資訊

降低時間成本提升良率 泰瑞達為半導體測試提速

• 芯片測試貫穿于半導體研發到量產的全部過程，是半導體制造無法繞開的一環。雖然近些年半導體工藝的演進速度放緩，但因為制造工藝的精細和芯片內部結構的復雜，使得測試和驗證的復雜程度大幅提升。 新工藝，新挑戰 隨著制作工藝越來越先進，芯片上的晶體管集成度也越來越高。為數量暴增的晶體管進行測試勢必會造成芯片測試時間的增加。另外，模擬和射頻芯片測試過程中模擬測試占比重較大，且在測試之前需在內部進行trim調整，這樣會帶來額外的測試時間，測試時間的增加，就意味著更高的測試成本。Wafer yield也是先進工藝帶來的一個
• 關鍵字： 泰瑞達  半導體測試  UltraFLEX