- 摘要:為了使基于FPGA設計的信號處理系統具有更高運行速度和具有更優化的電路版圖布局布線,提出了一種適用于FPGA結構的改進型WALLACE TREE架構乘法器。首先討論了基于標準單元3:2壓縮器的改進型6:4壓縮器,根據FP
- 關鍵字:
WALLACE FPGA TREE 乘法器設計
tree介紹
您好,目前還沒有人創建詞條tree!
歡迎您創建該詞條,闡述對tree的理解,并與今后在此搜索tree的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473