首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> fir數字濾波器

        fir數字濾波器 文章 進入fir數字濾波器技術社區

        基于Matlab的FIR數字濾波器設計方案

        • 基于Matlab的FIR數字濾波器設計方案-目前,數字信號處理在通信、語音、圖像、自動控制、雷達、軍事、航空航天、醫療和家用電器等眾多領域得到了廣泛的應用。在數字信號處理應用中,FIR數字濾波器的重要地位日益突現并已獲得廣泛應用。
        • 關鍵字: Matlab  FIR數字濾波器  

        使用FPGA構建的數字濾波器設計方案

        • 使用FPGA構建的數字濾波器設計方案-本文簡要介紹了FIR數字濾波器的結構特點和基本原理,提出基于FPGA和DSP Builder的FIR數字濾波器的基本設計流程和實現方案。##FIR 數字濾波器的詳細設計。
        • 關鍵字: 數字濾波器  fpga  fir數字濾波器  

        基于FPGA的串行多階FIR濾波器設計

        • 摘要 FIR濾波器的設計分為濾波器系數計算和濾波器結構的具體兩個部分。為說明使用FPGA實現FIR的靈活性,文中列舉了一個多階串行FIR濾波器實例,并給出主要的源代碼和相關模塊的時序和功能說明,最后使用Matlab和Quar
        • 關鍵字: FPGA  FIR數字濾波器  Matlab  仿真  

        基于VerilogHDL的FIR數字濾波器設計與仿真

        • 引言數字濾波器是語音與圖像處理、模式識別、雷達信號處理、頻譜分析等應用中的一種基本的處理部件, ...
        • 關鍵字: VerilogHDL  FIR數字濾波器    
        共4條 1/1 1

        fir數字濾波器介紹

          FIR數字濾波器的對稱特性,可以先進行加法運算,然后對加法運算的結果進行串行乘累加運算,從而得到改進的串行結構。與串行結構相比,改進的濾波器完成一次濾波的時鐘周期減半,乘累加次數減半,提高了處理速度,但同時要消耗更多的硬件資源。  從串行結構中可以看出,FIR濾波過程就是一個信號逐級延遲的過程,將各級延遲輸出加權累加,得到濾波輸出,其中最主要的運算是乘累加運算。FIR每完成一次濾波過程需要進行 [ 查看詳細 ]

        熱門主題

        樹莓派    linux   
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 云南省| 上高县| 商丘市| 丁青县| 宕昌县| 牡丹江市| 南平市| 华宁县| 枣庄市| 乡城县| 中宁县| 台北市| 连江县| 万载县| 临泉县| 浦东新区| 台前县| 莒南县| 清水河县| 陆川县| 常州市| 晋州市| 特克斯县| 云南省| 合川市| 塔河县| 中西区| 翁源县| 彩票| 阳信县| 滦南县| 泸定县| 微博| 寿宁县| 伊宁县| 广灵县| 赣榆县| 平原县| 玉山县| 广昌县| 常山县|