- 如圖3.30所示，采用ACTEL ACT-1門陣列實現的電路，當輸入電壓變化時，其輸出產生脈沖的概率有多大？簡單應用同步邏輯理論，它永遠也不會發生。但現在我們會更好地理解這個問題了。首先檢查最壞情況下建立時間：TPD=9
- 關鍵字：
亞穩態 錯誤率 分析
- Author(s):Stephen Kulakowski - Harris RF Communications DivisionIndustry:Aerospace/Avionics, Telecommunications, RF/Communications, Government/DefenseProducts:Data Acquisition, Digital I/O, LabVIEW, P
- 關鍵字：
數據采集 比特 錯誤率 測試
- 如圖3.30所示，采用ACTEL ACT-1門陣列實現的電路，當輸入電壓變化時，其輸出產生脈沖的概率有多大？簡單應用同步邏輯理論，它永遠也不會發生。但現在我們會更好地理解這個問題了。首先檢查最壞情況下建立時間：TPD=9
- 關鍵字：
亞穩態 錯誤率 分析
錯誤率介紹
您好，目前還沒有人創建詞條錯誤率!
歡迎您創建該詞條，闡述對錯誤率的理解，并與今后在此搜索錯誤率的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
