- 摘要 采用數字方法和模擬方法設計了一種最大分辨率為0.15 ns級的多路脈沖延遲系統，可以實現對連續脈沖信號的高分辨率可控延遲；采用Flash FPGA克服了現有SRAM FPGA系統掉電后程序丟失的缺點，提高了系統反應速度。本系統適用于需要將輸入脈沖信號進行精確延遲來產生測試或控制用的連續脈沖信號場合，具有很強的適用性。
關鍵詞 數字方法 模擬方法 分辨率 脈沖延遲 ProASIC3
在科學研究、通信和一些自動控制中，經常需要精確定時的
- 關鍵字：
FPGA 數字方法 模擬方法 分辨率 脈沖延遲 ProASIC3
脈沖延遲介紹
您好，目前還沒有人創建詞條脈沖延遲!
歡迎您創建該詞條，闡述對脈沖延遲的理解，并與今后在此搜索脈沖延遲的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
