- 何?進，衣溪琳，張子驥，賀雅娟（電子科技大學?電子科學與工程學院，四川?成都?610054） 摘?要:本文提出一種可靠的低功耗近似乘法器設計方案，該方案基于嵌入式算法容噪技術，并且通過閾值的合理選擇簡化了傳統嵌入式容噪方案中的檢錯糾錯模塊。我們根據這樣的思路基于SMIC 180 nm工藝設計了相應的8比特乘8比特的近似乘法器。該乘法器在450 MHz的工作頻率最低可以工作在1.2 V的電源電壓下。與傳統的陣列乘法器相比，在相同的工作頻率和MSE條件下，傳統乘法器可以工作在1.6 V左右，該乘法器可以
- 關鍵字：
201908 低功耗 低壓 乘法器 算法容噪技術 閾值選擇
算法容噪技術介紹
您好，目前還沒有人創建詞條算法容噪技術!
歡迎您創建該詞條，闡述對算法容噪技術的理解，并與今后在此搜索算法容噪技術的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
