- Altera公司(Nasdaq: ALTR) 日前宣布，提供FPGA業界的第一款用于OpenCL? 的軟件開發套件(SDK) (開放計算語言) 的軟件開發套件，它結合了FPGA強大的并行體系結構以及OpenCL并行編程模型。利用這一SDK，熟悉C語言的系統開發人員和編程人員能夠迅速方便的在高級語言環境中開發高性能、高功效、基于FPGA的應用。
- 關鍵字：
Altera FPGA OpenCL
- 主要FPGA供應商已經開始銷售集成了硬核處理器內核的低成本FPGA器件，SoC類FPGA器件最終會成為主流。為能夠充分發揮所有重要FPGA的靈活性，這些器件提供了FPGA設計人員和軟件工程師還不熟悉的新特性。設計人員需要考慮
- 關鍵字：
FPGA SoC
- 幀存是圖形處理器與顯示設備之間的數據通道，所有要顯示的圖形數據首先是存放在幀存之中，然后才送出去顯示的，因此幀存的設計是圖形顯示系統設計的一個關鍵。傳統上，可以用來設計幀存的存儲器件有多種，如DRAM、VR
- 關鍵字：
FPGA 幀
- FPGA構成3/3相雙繞組感應發電機勵磁控制系統 1系統簡介3/3相雙繞組感應發電機帶有兩個繞組：勵磁補償繞組和功率繞組，如圖1所示。勵磁補償繞組上接一個電力電子變換裝置，用來提供感應發電機需要的無功功率，使功率繞
- 關鍵字：
FPGA 雙繞組 感應發電機 勵磁控制
- 在可靠的通信系統中，要保證接收端能正確解調出信息，必須要有一個同步系統，以實現發送端和接收端的同步，因此同步提取在通信系統中是至關重要的。一個簡單的接收系統框圖如圖1所示。 本文介紹一種基于現場可編程門
- 關鍵字：
FPGA 幀同步 法的研究
- 同步數字系統中的時鐘信號(如遠程通信中使用的)為系統中的數據傳送定義了時間基準。一個時鐘分配網絡由多個時鐘信號組成，由一個點將所有信號分配給需要時鐘信號的所有組件。因為時鐘信號執行關鍵的系統功能，很顯然應給予更多的關注，不僅在時鐘的特性(即偏移和抖動)方面，還有那些組成時鐘分配網絡的組件。
FPGA開發團隊不斷面臨過于繁瑣、復雜的時鐘網絡的挑戰。各種因素，包括不斷增加的I/O需求、降低成本的要求和減少印刷電路板設計更改的需要，迫使設計人員重新審視時鐘網絡。本文將探討FPGA時鐘分配控制方面的挑戰
- 關鍵字：
FPGA 時鐘
- 網絡化運動控制是未來運動控制的發展趨勢，隨著高速加工技術的發展，對網絡節點間的時間同步精度提出了更高的要求。如造紙機械，運行速度為1 500～1 800m/min，同步運行的電機之間1μs的時間同步誤差將造成30 μm的運動誤差。高速加工中心中加工速度為120 m/min時，伺服電機之間1μs的時間同步誤差，將造成2 μm的加工誤差，影響了加工精度的提高。
分布式網絡中節點的時鐘通常是采用晶振+計數器的方式來實現，由于晶振本身的精度以及穩定性問題，造成了時間運行的誤差。時
- 關鍵字：
FPGA 時鐘頻率
- 隨著諸如無線、有線和醫療/圖像處理應用的帶寬需求不斷提高，設計師們必須依賴必要的工具集來獲得其所需的實時信號處理功能。在無線領域，例如現有的3G 網絡覆蓋，如HSPA+和EV-DO(即3G+)以及現在新興的4G部署，主要的關注焦點在于數據吞吐量和回傳的要求。它們要能夠支持迅速增長的用戶群，以及使用這些技術實現的無數視頻和數據應用。因此就需要高速處理能力，以及同樣重要的高度可靠、高吞吐量和低延遲的接口協議，來支持這些應用中所必需的各種DSP(DSP farm)、協同處理和橋接應用的需要。并且與大多數系統
- 關鍵字：
FPGA RapidIO
- 摘要：隨著FPGA容量、功能以及可靠性的不斷提高，采用FPGA設計數字電路已經成為數字電路系統領域的主要設計方式。在以DSP為主處理器，FPGA為協處理器，基于“軟件無線電”技術的TD-SCDMA通用開發平臺中，成功地采用FPGA完成一系列數據量大、重復性強、速度要求高的數字信號處理運算和相關數據接口。在這種平臺中采用不同的軟件，便可以對TD-SCDMA協議棧軟件、物理層軟件、手機芯片和移動終端等相關產品進行測試驗證，具有很好的市場前景。
隨著微電子技術的飛速
- 關鍵字：
FPGA TD-SCDMA
- 介紹
軟件無線電(SDR)是具有可重配置硬件平臺的無線設備，可以跨多種通信標準。因為具有更低的成本、更大的靈活性和更高的性能，軟件無線電已迅速成為軍事、公共安全和商用無線領域的事實標準。SDR成為商用流行的主要原因之一是它能夠對多種波形進行基帶處理和數字中頻(IF)處理。IF處理將數字信號處理的領域從基帶擴展到RF。支持基帶和中頻處理的能力增加了系統靈活性，同時減小了制造成本。
基帶處理
--- 無線標準不斷地發展，通過先進的基帶處理技術如自適應調制編碼、空時編碼(STC)、波束賦形
- 關鍵字：
FPGA 無線電
- 洗片機作為一種用于X射線透射膠片和CT膠片的顯影、定影、清洗和烘干的儀器，在當今各行業都有著廣泛的應用。傳統的洗片機由于自動化程度不高，所以對操作人員有嚴格的技術要求，藥液日積月累也會對人體造成一定的傷害，并且社會的發展也對洗片機的精度提出了越來越高的要求，所以新型的高自動化，高精度的洗片機日益成為研究的重點。本文重點介紹了FPGA在這樣一種新型洗片機控制系統中的應用。
洗片機工作原理及實現方案
洗片過程主要由顯影、定影、沖洗和烘干四部分組成。膠片先后經由滾軸傳送至顯影及定影箱
- 關鍵字：
FPGA 洗片機
- 視頻圖像信號處理(ISP)從模擬信號時代發展而來，已經經歷了很長一段時期。今天，數字信號處理實現了可以在位級進行圖像數據處理，為圖像質量提供了前所未有的控制。數字信號處理顯然不等同于數字信號處理器或DSP。雖然DSP已經被廣泛用于視頻圖像信號處理的數字領域，ISP可以由各種處理器件實現，如DSP、ASIC、ASSP和越來越多的現場可編程門陣列，即FPGA。
為什么使用FPGA?
有幾個原因推動了FPGA的日益普及。這些原因中的兩個反映了安防攝像機的最新趨勢，大大增加了需要處理的
- 關鍵字：
FPGA 圖像信號
- 視頻顯示器市場分為：大批量應用，如臺式機、筆記本顯示器和電視機面板;中等批量應用，如小型人機接口(HMI)面板和大尺寸數字標牌。本文將探討的是大尺寸顯示器面板應用(表1)，其中FPGA是一個備受關注的選擇，它可以滿足緊迫的產品周期和大量的高速接口和處理需求。
有3個常用的顯示標準：7:1低壓差分標準(LVDS)，數字視頻接口(DVI)和高清多媒體接口(HDMI)。
表1：大尺寸顯示面板應用概述。
7:1 LVDS
需要一個集成的LCD顯示
- 關鍵字：
FPGA 視頻
- 圖像傳感器可以說是在數字視頻或靜止相機中視頻或靜止圖像處理流水線的最重要部分。如果沒有傳感器，就沒有圖像信號可進行處理。眾所周知傳感器是非標準化的。在采用的方案中，它們有以下的不同之處：
轉換可見光或紅外光為電信號的方式;尤其是在該信號離開這塊芯片之前，對這個信號采用的編碼和壓縮(有時)的方式。
對傳感器內部的寄存器進行編程的方式，以調整增益、曝光時間、傳感器模式(如線性、HDR)，傳感器圖像坐標等。
實現特殊功能的方式，如高(或寬)動態范圍(HDR/WDR);例如通過在同一封裝中的
- 關鍵字：
FPGA 傳感器
現場可編程門陣列(fpga)介紹
您好，目前還沒有人創建詞條現場可編程門陣列(fpga)!
歡迎您創建該詞條，闡述對現場可編程門陣列(fpga)的理解，并與今后在此搜索現場可編程門陣列(fpga)的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
