- FPGA設計可以使用多個時鐘。每個時鐘在FPGA內部形成一個“時鐘域”，如果在另一個時鐘域中需要在一個時鐘域中生成的信號，則需要格外小心。跨時鐘域1-信號假設 clkB 域中需要來自 clkA 域的信號。 它需要“同步”到 clkB 域，因此我們要構建一個同步器設計，它從 clkA 域獲取一個信號，并在 clkB 域中創建一個新信號。在第一種設計中，我們假設與 clkA 和 clkB 時鐘速度相比，“信號輸入”變化緩慢。您需要做的就是使用兩個觸發器將信號從 clkA 移動到 clkB。module Sig
- 關鍵字：
FPGA 時鐘 時鐘域
- 摘 要：數據流在不同時鐘域間的傳遞一直是集成電路芯片設計中的一個重點問題。本文通過采用異步FIFO的方式給出了這個問題的一種解決方法，并采用Verilog 硬件描述語言通過前仿真和邏輯綜合完成設計。 關鍵詞：異步FIFO；時鐘域；Verilog引言當今集成電路設計的主導思想之一就是設計同步化，即對所有時鐘控制器件(如觸發器、RAM等)都采用同一個時鐘來控制。但在實際的應用系統中，實現完全同步化的設計非常困難，很多情況下不可避免地要完成數據在不同時鐘域間的傳遞(如高速模塊
- 關鍵字：
Verilog 時鐘域 異步FIFO
時鐘域介紹
您好，目前還沒有人創建詞條時鐘域!
歡迎您創建該詞條，闡述對時鐘域的理解，并與今后在此搜索時鐘域的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
