存儲器接口分為ROM接口和RAM接口兩種。ROM包括EPROM和FLASH，而RAM主要是指SRAM。TMS320C5409具有32K字的片內RAM和16K字的掩膜ROM。但是在DSP應用的很多場合，尤其是帶信號存儲的DSP應用來說，TMS320C5409的片內存儲資源是遠遠不夠用的。因此，設計一個TMS320C5409硬件系統一般應該包括其與EPROM/FLASH和SRAM的接口設計，以存放程序和數據。本文介紹TMS320C5409與存儲器的接口設計方案。
關鍵字：
存儲器 DSP 連接
隨著通信系統的發展，要求通信具有更高的傳輸可靠性、更強的抗干擾能力。在無線信號發射過程中，射頻信號必須經功放放大，再經天線發射出去，信號經功放后的幅度和穩定性對通信的可靠性和抗干擾起著關鍵作用。攻放輸出信號的幅度越大通信可靠性越穩定，接收的準確性和可靠性就越高。在發射端，功放輸出功率控制一方面需要保證功放的安全可靠，另一方面又要盡可能使功放輸出功率最大。因此，對功放的輸出功率控制就顯得十分重要，早期的功放控制一般采用模擬等方法實現。
關鍵字：
C5509A DSP 功放 閉環 數字控制
雖然數碼相機 (DSC) 投入市場僅幾年時間，但已經使消費類電子成像業發生了翻天覆地的變化。目前，全球售出的相機中大約有三分之一是數碼相機，而且其份額還在穩步上升。
關鍵字：
DSP 數碼 MPEG-4 壓縮
你接到要求用FPGA實現FIR濾波器的任務時，也許會想起在學校里所學的FIR基礎知識，但是下一步該做什么呢?哪些參數是重要的?做這個設計的最佳方法是什么?還有這個設計應該怎樣在FPGA中實現?現在有大量的低成本IP核和工具來幫助你進行設計，因為FIR是用FPGA實現的最普通的功能。
關鍵字：
FIR濾波器 DSP LUT FPGA
對于實際的DSP應用系統特別是產品化的DSP系統而言，可靠性是一個不容忽視的問題。由于DSP系統的時鐘頻率比較高，因此在運行時極有可能發生干擾和被干擾的現象，嚴重時系統可能會出現死機。為了克服這種情況，除了在軟件上作一些保護措施外，硬件上也必須作相應的處理。硬件上最有效的保護措施就是采用具有監視(Watchdog)功能的自動復位電路。各大公司生產了多種微處理器監控器，用來監測微處理器的運行狀態，一旦微處理器失控就強行復位微處理器，引導程序重新運行。
關鍵字：
MAX706S DSP 監控電路
在衛星姿態和軌道控制計算機(AOCC)分系統的設計和室內聯調階段，為方便系統調試，需設計動量輪模擬器，模擬執行機構動量輪所決定的衛星姿態和控制效果，代替真實部件進行分系統的開環和閉環試驗。
關鍵字：
動量輪 模擬器 DSP
目前基于銅電纜的高速串口能夠以數千兆位速率進行數據傳送，并可通過使用多個并行通道達成超過100Gbps的數據傳輸率，不過傳送的距離卻受到限制，一個可以改善傳輸距離的作法是使用光互連來取代銅電纜，Alt
關鍵字：
DSP LGA FPGA DDM
為實現智能車全景視覺系統的應用研究平臺，設計了一種基于FPGA+雙DSP的實時6通道數字圖像采集與處理系統。該系統由兩片FPGA與兩個DSP組成。第一個FPGA進行多通道視覺圖像采集的同步控制、邏輯處理，第二片FPGA輔助DSP進行海量圖像數據的高速并行處理。
關鍵字：
全景視覺系統 FPGA+DSP 數字圖像采集與處理系統
針對高速視覺測量系統數據處理速度快、數據處理量大的特點，將FPGA技術與DSP技術相結合，研究了一種基于FPGA和多DSP的多通道并行處理的高速視覺測量系統。詳細介紹了FPGA技術與多DSP技術在數字圖像處理過程中的不同應用、高速視覺測量系統的總體結構以及各部分的工作原理。
關鍵字：
高速視覺測量系統 DSP FPGA
參照ISO/IEC 18000-6 Type B 協議設計了一款工作頻率為915 MHz的射頻讀卡器，采用FPGA完成協議中規定的數字信號處理，C8051F020單片機作為主控器。利用Verilog HDL硬件描述語言，搭建FPGA內部各個小模塊及系統的驗證平臺，選用Altera公司Cyclone系列的EP1C6Q240C8芯片為目標器件，使用Quartus II進行綜合，并通過時序和功能驗證。
關鍵字：
射頻讀卡器 數字信號處理 FPGA
針對嵌入式導航計算機系統中CPLD器件軟件更新需求，提出了通過串行方式基于DSP的CPLD軟件更新方案，通過DSP的I／O口模擬CPLD的JTAG時序邏輯，將由串口接收到的CPLD配置信息文件，移入到其內部邏輯中，從而實現軟件更新。分析研究了實現該方案需解決的硬件和軟件中的關鍵問題，設計實現了提出的CPLD器件軟件更新方案，并在實際的導航計算機系統中進行了驗證和應用。
關鍵字：
CPLD器件軟件更新 DSP JTAG
在FPGA+DSP系統設計系統中，FPGA經常作為DSP的協處理器來輔助完成一些計算任務。而這些計算工作中最消耗時間的就是乘法運算，因此本實例的主要內容就是幫助讀者學會調用硬件乘法IP核。
關鍵字：
DSP 協同處理 FPGA 硬件乘法器
數字信號處理(dsp)介紹
您好，目前還沒有人創建詞條數字信號處理(dsp)!
歡迎您創建該詞條，闡述對數字信號處理(dsp)的理解，并與今后在此搜索數字信號處理(dsp)的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473