提出一種基于FPGA的跳擴頻信號發送系統設計方案，系統硬件以FPGA為核心，將基帶處理和中頻調制完全集成在FPGA芯片內部，采用新型的高速DDS(Direct Digital Syntlaesis)AD9951芯片和高速數模轉換器來輔助電路完成信號的產生和發送。介紹了系統軟件控制流程，以及系統設計中關鍵技術的研究與實現。系統軟件利用QuanusⅡ8．0開發平臺，使用VHDL語言設計實現。借助Matlab和Multisire 10．1高頻電路仿真軟件分析和優化系統。系統采用數字化的相對相移鍵控(DQPSK)
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473