異步 文章 最新資訊
異步DSP核心設(shè)計方略:更低功耗,更高性能
- 目前，處理器性能的主要衡量指標是時鐘頻率。絕大多數(shù)的集成電路 (IC) 設(shè)計都基于同步架構(gòu)，而同步架構(gòu)都采用全球一致的時鐘。這種架構(gòu)非常普及，許多人認為它也是數(shù)字電路設(shè)計的唯一途徑。然而，有一種截然不同的設(shè)計技術(shù)即將走上前臺：異步設(shè)計。 這一新技術(shù)的主要推動力來自硅技術(shù)的發(fā)展狀況。隨著硅產(chǎn)品的結(jié)構(gòu)縮小到 90 納米以內(nèi)，降低功耗就已成為首要事務(wù)。異步設(shè)計具有功耗低、電路更可靠等優(yōu)點，被看作是滿足這一需要的途徑。
- 關(guān)鍵字： 異步； DSP
基于FPGA實現(xiàn)異步串行通信
- 為了適應(yīng)全數(shù)字化自動控制更加廣泛的應(yīng)用，采用現(xiàn)場可編程門陣列(FPGA)對異步串行通信控制器(UART)進行多模塊的系統(tǒng)設(shè)計的方法，使串口通信的集成度更高。對UART系統(tǒng)結(jié)構(gòu)進行了模塊化分解，可分為三個模塊：FPGA波特率發(fā)生器控制模塊、FPGA數(shù)據(jù)發(fā)送模塊及數(shù)據(jù)接收模塊。采用Venlog語言描述硬件功能，利用Xilinx公司的FPGA芯片，在Xilinx ISE Design Suite 13. 4環(huán)境下進行設(shè)計、編譯、綜合、下載。采用第三方仿真工具ModelSim進行模擬仿真。
- 關(guān)鍵字： 串行 通信 異步 實現(xiàn) FPGA 基于
異步介紹
您好，目前還沒有人創(chuàng)建詞條異步!
歡迎您創(chuàng)建該詞條，闡述對異步的理解，并與今后在此搜索異步的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對異步的理解，并與今后在此搜索異步的朋友們分享。 創(chuàng)建詞條
異步相關(guān)帖子
異步資料下載
相關(guān)主題
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473