外設(shè) 文章最新資訊

基于SOPC的自定義外設(shè)FIFO

摘要：以Altera公司的FPGA芯片EP2C20Q208C8為例，詳細(xì)介紹了在QuartusII 7．2的環(huán)境下，用SOPC Builder構(gòu)建Nios軟核時(shí)，自定義FIFO接口元件的方法。通過(guò)將采集到的電壓信號(hào)，在數(shù)碼管上顯示的實(shí)驗(yàn)，實(shí)現(xiàn)FIFO寄存器與
關(guān)鍵字： SOPC FIFO 自定義外設(shè)

FPGA的TCP／IP通信協(xié)議與Matlab通信系統(tǒng)研究

關(guān)鍵字： FPGA 軟核嵌入式外設(shè) 動(dòng)態(tài)顯示片上系統(tǒng)

基于SPIFI外設(shè)的Cortex-M MCU嵌入式閃存選型解決方案

基于SPIFI外設(shè)的Cortex-M MCU嵌入式閃存選型解決方案,新型恩智浦ARM Cortex-M3微控制器首次采用的SPI閃存接口技術(shù)(SPIFI，已申請(qǐng)專利)可以幫助32位嵌入式系統(tǒng)設(shè)計(jì)人員以小尺寸、低成本的串行閃存替代大尺寸、高成本的并行閃存。利用SPIFI (讀音與spiffy諧音，意為ldquo
關(guān)鍵字：閃存選型解決方案嵌入式 MCU SPIFI 外設(shè) Cortex-M

基于NIOSⅡ的矩陣鍵盤和液晶顯示外設(shè)組件的設(shè)計(jì)

摘要：給出了利用SOPC Builder中元件編輯器Create New Component并通過(guò)自定義邏輯方法在SOPC設(shè)計(jì)中添加自己開(kāi)發(fā)的矩陣鍵盤和液晶顯示模塊IP核，同時(shí)將其集成到系統(tǒng)的實(shí)現(xiàn)方案。該方案可實(shí)現(xiàn)嵌入式NiosⅡ軟核處理器與
關(guān)鍵字：外設(shè) 組件設(shè)計(jì) 液晶顯示鍵盤 NIOS 矩陣基于嵌入式

USB3.0外設(shè)電源設(shè)計(jì)技術(shù)

同PC機(jī)原先的串口、并口相比，USB口除能大幅提高數(shù)據(jù)傳輸速率之外，還具有為外部設(shè)備供電的能力。USB外設(shè)電源的合理設(shè)計(jì)，也就成為可以探討的實(shí)際問(wèn)題。本文參照USB的有關(guān)技術(shù)規(guī)范，闡述USB外設(shè)電源的一般設(shè)計(jì)原則，
關(guān)鍵字： USB 3.0 外設(shè) 電源

NIOS II的SOPC中存儲(chǔ)器型外設(shè)接口的設(shè)計(jì)

NIOS II的SOPC中存儲(chǔ)器型外設(shè)接口的設(shè)計(jì),0 引言

隨著微電子設(shè)計(jì)技術(shù)與工藝的發(fā)展，數(shù)字集成電路由最初的電子管、晶體管逐步發(fā)展成專用集成電路(ASIC，Application Specific IntegratedCircuit)，同時(shí)可編程邏輯器件也取得了長(zhǎng)足進(jìn)步。

如今，可完成超
關(guān)鍵字：接口設(shè)計(jì) 外設(shè) 存儲(chǔ)器 II SOPC NIOS

高速DSP串行外設(shè)接口設(shè)計(jì)

高速DSP串行外設(shè)接口設(shè)計(jì),　1 引言DSP(數(shù)字信號(hào)處理)的優(yōu)勢(shì)除了處理復(fù)雜的運(yùn)算，特別適用于數(shù)字濾波、語(yǔ)音、視頻、圖象處理、通信以及高速實(shí)時(shí)測(cè)控系統(tǒng)中已成為現(xiàn)代信息處理技術(shù)的重要器件，極大地促進(jìn)了信號(hào)處理和測(cè)控各個(gè)領(lǐng)域的學(xué)術(shù)研究、產(chǎn)
關(guān)鍵字：接口設(shè)計(jì) 外設(shè) 串行 DSP 高速 DSP

一種基于FPGA的PXA270外設(shè)時(shí)序轉(zhuǎn)換接口設(shè)計(jì)

1 引言
ARCNET協(xié)議應(yīng)用于高速動(dòng)車組列車通信網(wǎng)絡(luò)時(shí)，產(chǎn)生中央控制單元處理器PXA270與專用協(xié)議控制器件COM20020相連的時(shí)序不匹配問(wèn)題，若用通用數(shù)字電路模塊進(jìn)行時(shí)序轉(zhuǎn)換，PXA270需占用PXA270專門的資源(CPU時(shí)間
關(guān)鍵字： FPGA 270 PXA 外設(shè)

安森美半導(dǎo)體將提供用于標(biāo)準(zhǔn)接口、微控制器及外設(shè)的新IP模塊，

　　2009年3月17日 - 全球領(lǐng)先的高性能、高能效硅解決方案供應(yīng)商安森美半導(dǎo)體(ON Semiconductor，美國(guó)納斯達(dá)克上市代號(hào)：ONNN)擴(kuò)充知識(shí)產(chǎn)權(quán)(IP)陣容，添增超過(guò)30項(xiàng)經(jīng)過(guò)硅驗(yàn)證的IP模塊。客戶采用基于安森美半導(dǎo)體數(shù)字和混合信號(hào)工藝技術(shù)開(kāi)發(fā)專用集成電路(ASIC)和系統(tǒng)級(jí)芯片(SoC)如今將可獲得更多的IP，用于行業(yè)標(biāo)準(zhǔn)接口、微控制器及外設(shè)。　　這些新IP適合于運(yùn)營(yíng)在不同行業(yè)及應(yīng)用領(lǐng)域的客戶，包括軍事及航空、網(wǎng)絡(luò)及無(wú)線通信、消費(fèi)電子、汽車和工業(yè)自動(dòng)化。添增到安森美半導(dǎo)體IP陣
關(guān)鍵字：安森美 IP 行業(yè)標(biāo)準(zhǔn)接口微控制器外設(shè)

嵌入式處理器MPC8272與外設(shè)的息線適配

當(dāng)前嵌入式處理器的工作頻率越來(lái)越高，其外部總線速率也大幅提升，當(dāng)遇到讀寫(xiě)周期十分緩慢的輸入／輸出設(shè)備或需定制外部總線速率時(shí)，就需要設(shè)計(jì)相應(yīng)的外部硬件等邏輯電路。本文針對(duì)集成通信處理器MPC8272在通信領(lǐng)域中的應(yīng)用，討論其與話音交換電路MT90826、數(shù)字信號(hào)處理器TMS320VC5416、雙口RAM IDT7lV321、OLED顯示模塊VGGl2864E―S001等的時(shí)序匹配問(wèn)題和解決方案，以及定制固定l Mbps總線速率的方法。
關(guān)鍵字：適配外設(shè) MPC8272 處理器嵌入式音頻

ADμC812的串行外設(shè)接口（SPI）及其應(yīng)用

ADμC812的串行外設(shè)接口（SPI）及其應(yīng)用,ADμC812是一種新型的集成12位數(shù)據(jù)采集系統(tǒng)。
關(guān)鍵字： SPI 及其應(yīng)用接口外設(shè) C812 串行 AD

USB外設(shè)的電源設(shè)計(jì)

摘要：本文參照USB的有關(guān)技術(shù)規(guī)范，闡述USB外設(shè)電源的一般設(shè)計(jì)原則，并對(duì)幾種較有特色的實(shí)用電路作了分析討論。關(guān)鍵詞：USB；外設(shè)；電源同PC機(jī)原先的串口、并口相比，USB口除能大幅提高數(shù)據(jù)傳輸速率之外，還具有為外部設(shè)備供電的能力。USB外設(shè)電源的合理設(shè)計(jì)，也就成為可以探討的實(shí)際問(wèn)題。有關(guān)技術(shù)規(guī)范根據(jù)目前通行的USB1.1規(guī)范，USB口可以5V±5%的電壓為外部設(shè)備供電，但其輸出功率不能超過(guò)2.25W，所以功耗較大的外設(shè)仍須自行配備電源而不在本文討論范圍之內(nèi)。另外，USB規(guī)范對(duì)外設(shè)電源電路的某些
關(guān)鍵字： USB 電源外設(shè) 模擬IC 電源

共27條 2/2 « 1 2

外設(shè)介紹

　　外部設(shè)備簡(jiǎn)稱“外設(shè)”，是指連在計(jì)算機(jī)主機(jī)以外的硬件設(shè)備。對(duì)數(shù)據(jù)和信息起著傳輸、轉(zhuǎn)送和存儲(chǔ)的作用，是計(jì)算機(jī)系統(tǒng)中的重要組成部分。　　隨著我國(guó)計(jì)算機(jī)應(yīng)用的迅速普及以及網(wǎng)絡(luò)化、信息化應(yīng)用的日益廣泛，使市場(chǎng)對(duì)計(jì)算機(jī)外部設(shè)備的需求不斷增長(zhǎng)，從而拉動(dòng)了我國(guó)計(jì)算機(jī)外部設(shè)備產(chǎn)業(yè)的形成和快速發(fā)展。如今，有些產(chǎn)品已形成了規(guī)模化生產(chǎn)并占有了一定的市場(chǎng)份額。預(yù)計(jì)未來(lái)幾年，我國(guó)計(jì)算機(jī)外部設(shè)備產(chǎn)業(yè)將在研發(fā)自主核心技術(shù) [ 查看詳細(xì) ]