- Verilog代碼驗證的全面性與代碼覆蓋率分析,對于復雜的設計來說，Verilog代碼覆蓋率檢查是檢查驗證工作是否完全的重要方法，代碼覆蓋率（codecoverge）可以指示Verilog代碼描述的功能有多少在仿真過程中被驗證過了，代碼覆蓋率分析包括以下分析內容。1、語句覆
- 關鍵字：
代碼 分析 覆蓋率 驗證 Verilog 全面性
全面性介紹
您好，目前還沒有人創建詞條全面性!
歡迎您創建該詞條，闡述對全面性的理解，并與今后在此搜索全面性的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
