高性能時鐘產品趨勢漫談

　　1.通信和網絡

　　ADI高級產品經理Jeff Keip說，通信基礎設施市場對時鐘性能的要求特別高，而網絡終端市場的性能需求也在向同一水平靠攏。這兩個市場還對保持和冗余參考支持等特性青睞有加，以便最大限度地提高系統的正常運行時間。因此，極低的抖動和相位噪聲是關鍵技術指標。對于網絡應用，抖動超過指定帶寬(例如12kHz~20MHz，50kHz~80MHz)，而對于基站，客戶所關注的是非常寬的帶外噪聲/抖動性能。在網絡應用中，保持和切換等特性是將系統停機時間保持在最低限度所必需的。在無線通信中，這些特性也有用，盡管不是最關鍵的。

　　Maxim時鐘產品線總監Ichiro Yamada具體介紹了無線基站中的應用：用于同步通信系統、無線基站、SONET/SDH、路由器的低噪聲、高頻時鐘是近期市場的應用熱點。中國和印度都在積極推進2G、3G手機基站和用于站間通信的點對點無線鏈路，雖然許多廠商已經瞄準LTE和WiMax市場，但GSM仍然保持其主流地位。

　　無線基站是同步系統，需要抖動抑制功能以便為終端電路提供穩定的時鐘。基帶單元與射頻單元之間的串行通信要求抖動低于1ps的時鐘，此外，射頻單元還需要穩定的時鐘驅動高速ADC和DAC，基于電流LC-VCO(LC壓控振蕩器)的PLL時鐘具有穩定的時域特性(低抖動)，當然，為了改善頻域的噪聲(SSB相位噪聲)指標還需要相應的改進措施。

　　同步以太網(SyncE)在基站中的應用非常普遍，無線基站網絡采用傳統的T1/E1。為了降低運行成本，運營商正在將TDM網絡轉移到包交換網絡。考慮到無線基站系統是一個同步通信系統，需要對IP數據傳輸進行同步。IEEE1588是支持IP同步的標準之一。對于SyncE時鐘設備，抖動抑制、時鐘保持、無縫切換參考時鐘、頻率轉換等都是設計中需要特別關注的因素。

　　這些熱點應用對時鐘提出了許多特定的技術要求。例如，無線RF應用中，相位噪聲是最重要的指標之一，晶體振蕩器能夠滿足這一指標要求，但許多開發商已經開始采用高Q值LC VCO和SAW技術。高度穩定的低頻VCXO + PLL(壓控晶振+鎖相環)倍頻對于SyncE線卡是一個經濟實用的選擇，非常適合背板時鐘、PHY時鐘轉換、從背板時鐘產生PHY參考時鐘等應用。

　　這類應用中需要謹慎設計VCXO保持盡可能低的頻率溫漂，并使PLL倍頻時鐘的抖動低于1psRMS。另外，高速串行通信鏈路還要求時鐘發生器具有較高的電源噪聲抑制比。電源、高速開關器件(ASIC、FPGA、存儲器等)的噪聲會注入到PLL，影響抖動指標，因此，較高的電源噪聲抑制比是PLL時鐘發生器設計所面臨的另一挑戰。