意法推出SPEAr?可配置系統芯片IC

SPEAr Head可配置系統芯片IC集成先進的ARM核心和先進的功能以及豐富的外設和可配置邏輯單元，測試證實該產品對于大多數應用具有空前的靈活性和上市時間

意法半導體日前宣布該公司的一款新的可配置系統IC通過驗證投入市場，這款代號為SPEAr Head的新產品屬于ST的SPEAr（結構性處理器增強型體系結構）可配置系統IC系列，該系列產品適用于數字打印機引擎、掃描儀以及其它嵌入式控制應用，為ST的客戶提供了一個完整的覆蓋現在和未來需求的產品升級計劃。
新產品SPEAr Head（產品編號：SPEAr-09-H020）集成了一個先進的266MHz的ARM926EJ-S核心和整套的IP（知識產權）模塊，在實現高度復雜的系統過程中，這些IP模塊將系統靈活性提到了空前水平。新產品可以高速完成關鍵功能的定制設計，而成本和投入市場時間只是全定制設計方法的幾分之一。
ST計算機系統產品部總經理Vittorio Peduto說：“通過這個新產品的推出，ST證實了我們對SPEAr系列及其升級計劃的承諾。ST將繼續提供含有經過測試證明的體系結構和先進的處理器核心、技術和復雜的IP的系統芯片，從而最大限度降低客戶的投資成本，客戶能夠在SPEAr Head的可配置邏輯單元上定制自己的核心能力設計，就好像是一個全定制化的器件一樣。抖動PLL、最小化板上反射的特殊I/O、自動可配置DDR/SDRAM接口和分布式DMA體系結構等專用IP模塊使這款芯片在市場上獨一無二。”
新器件包括一個266MHz的ARM926EJ-S核心、三個USB2.0端口（兩個主機接口和一個支持高速模式的設備接口）、一個以太網10/100 MAC、一個16通道8位模數轉換器、一個I2C接口、三個UART、支持DDR和SDR的133MHz SDRAM內存接口、支持串行閃存/ROM的SPI接口、一個全速USB專用的PLL和一個抖動系統PLL、20萬門可配置邏輯單元（與ASIC等效），其中，ARM926EJ-S核心內置32KB指令緩存、16KB數字緩存和8KB數據-TCM（緊密耦合內存）和8KB指令-TCM（緊密耦合內存）；可配置邏輯單元與4KB SRAM的四個存儲體的每一個體都相連。此外，新器件外設還包括一個實時時鐘、看門狗和四個通用定時器。該器件支持多種操作系統，包括Linux、Nucleus、uItron和 Vxworks。
SPEAr Head樣片現已投入市場，批量訂購的價格區間在12美元內，開發板于十二月投放市場，ST設計完成了一個雙模開發環境，在這個特殊的環境內，客戶既可以利用類似ASIC的方法設計定制化邏輯單元，又可以利用外部FPGA開發全定制化的解決方案，驗證解決方案，最后將其映射到可配置邏輯單元內。