適合無線應用的FPGA(07-100)

　　位級處理

　　位級單元包括在發射端的隨機選擇、FEC(前向糾錯)、交織、到QPSK(正交相移鍵控)變換和QAM(正交幅度調制)。相應的接收處理位級單元是符號反變換、反交織、FEC譯碼和反隨機選擇。除FEC譯碼外的所有位級功能都是相對直接的、不是計算密集的。

　　在軟件可編程DSP器件上執行FEC譯碼功能是計算密集的并耗散大量帶寬。FPGA廣泛用于脫載這些功能和解脫DSP帶寬來執行其他功能(見圖2)。FPGA也可以用到MAC層的接口并完成一些較低的MAC功能。低成本、存儲器豐富的FPGA非常適合于執行這種DSP協處理。

　　符號級處理

　　OFDMA系統中的符號級功能包括子信道選擇和解子信道選擇，信道判斷，均衡和循環前綴插入和分離功能，時間—頻率域和頻率—時間域變換分別用FET和IFFT實現。它們是通用的數據通路功能(涉及到非常高速的復乘法)，非常適合于用FPGA實現。CycloneⅢ FPGA中的豐富M9K存儲器單元和乘法器為DL和UL DFDMA引擎提供1個成本最佳實現方案。

　　OFDM-MIMO結合是現在和將來WiMAX系統具有較高數據率的關鍵因素。多天線方法提供各種好處，包括較高的數據率、陣列增益、分集增益和同信道干擾抑制。聚束和空間多路復用MIMO技術也是計算密集的，包括矩陣分解和乘法。

　　特別是，Cholesky分解、QR分解和奇數值分解函數在這些系統中解線性方程組是有用的。這些函數使DSP力不從心，但很適合于FPGA用著名的心縮式陣列結構，發揮FPGA平行性能，提供1個更經濟的方案。

　　數字IF處理

　　數字IF擴展了DSP范圍，超出基帶到

　　RF域。這增加系統的靈活性，并降低了制造成本。此外，數字頻率變換比傳統的借助衰減和選擇的模擬技術有更大的靈活性和更高的性能。

　　類似于數字上變頻(DUC)，在接收端需要數字下變頻(DDC)把IF頻率降到基帶。DUC和DDC都采用復雜的濾波器結構，包括FIR(有限脈沖響應)和CIC(級聯積分器—梳狀)濾波器。先進的帶幾百個18×18乘法器的FPGA為并行處理多信道提供1個理想平臺。典型的WiMAX DUC和DDC結構和規范是單信道IQ時分復用DUC和單信道IQ時分復用DDC(見圖3)。

　　應用

　　呈現的無線應用，如遠程無線電頭、微微/毫微微基站、WiMAX CPE和SDR有各種各樣的要求，包括嚴格的功耗和低成本。低成本、低功率FPGA使這些大量、成本敏感涌現的無線應用成為可能。例如，WiMAX微微基站中的DUC和DDC、DL和UL OFDMA引擎、CTC譯碼功能都可集成到中等規范的CycloneⅢ FPGA中，以低價格提供小于2W的功耗。隨著從未有過的功率、性能和成本結合，FPGA正在進一步促使涌現大量高性能、低功耗、低成本應用。