提升創(chuàng)造力的數(shù)字設(shè)計(jì)工具：FPGA Editor(08-100)

　　要想對(duì)設(shè)計(jì)進(jìn)行手動(dòng)編輯，首先需要在FPGA Editor中開(kāi)啟讀/寫(xiě)(read/write)權(quán)限。在菜單條中點(diǎn)擊File → Main Properties。在此菜單下，可以調(diào)整編輯模式(從No logic Change到Read/Write)。點(diǎn)擊Apply，現(xiàn)在就可以開(kāi)始對(duì)設(shè)計(jì)進(jìn)行編輯了。在下一步利用FPGA Editor記錄對(duì)設(shè)計(jì)進(jìn)行的所有修改時(shí)，只需要簡(jiǎn)單地從菜單條中點(diǎn)擊Tools → Scripts →Begin Recording。FPGA Editor將會(huì)提示輸入一個(gè)腳本名字(如patch.scr)。輸完腳本名字，就可以對(duì)設(shè)計(jì)進(jìn)行必要的修改了。

　　在設(shè)計(jì)中運(yùn)行設(shè)計(jì)規(guī)則檢查(DRC)來(lái)看一下是否有規(guī)則沖突的紅色標(biāo)志是一個(gè)很好的方式。在我的設(shè)計(jì)例子中，有14條警告，但都可以忽略。下一步我們將需要定位interface_clk使用的DCM，并為此DCM的90度相移輸出創(chuàng)建另一個(gè)稱(chēng)為DCM_clk90_out的時(shí)鐘。這需要利用全局時(shí)鐘布線(xiàn)資源將時(shí)鐘連接到BUFG。要增加一個(gè)BUFG，先在FPGA構(gòu)造中找到一個(gè)未用的BUFG位置，右擊并選擇 Add(添加)。然后，工具會(huì)提醒你為BUFG命名(clk90_bufg)并確定其類(lèi)型：BUFG(參見(jiàn)圖1)。

　　圖1 屬性窗口允許用戶(hù)配置并命名選定的邏輯項(xiàng)目

　　創(chuàng)建了新的BUFG，就需要將其輸入和輸出連接到適當(dāng)?shù)奈恢谩Ｔ诒纠校珼CM的90度相移輸出將驅(qū)動(dòng)BUFG。在窗口Array1中，點(diǎn)擊DCM的90度輸出端衰減器，在窗口Array2中，點(diǎn)擊BUFG的輸入端衰減器，同時(shí)按住Ctrl鍵，可實(shí)現(xiàn)連接。然后釋放Ctrl鍵，點(diǎn)擊鼠標(biāo)右鍵并選擇Add。工具會(huì)提示為新網(wǎng)絡(luò)連接輸入名字。這樣就將DCM 和 BUFG通過(guò)新網(wǎng)絡(luò)連接到一起了(參看圖2)。

　　圖2 在兩個(gè)邏輯項(xiàng)目中手動(dòng)布線(xiàn)時(shí)，如紅色三角所示，使用兩個(gè)Array窗口可以輕松選擇源頭和目標(biāo)